5．主存储器和CPU之间增加cache的目的是 。
A．解决CPU和主存之间的速度匹配问题
B．扩大主存储器的容量
C．扩大CPU中通用寄存器的数量
D．既扩大主存容量又扩大CPU中通用寄存器的数量

在计算机系统中，CPU的速度通常远高于主存储器(RAM)的速度。这种速度差异会导致CPU在等待数据时处于空闲状态，从而影响系统性能。为了弥补这一速度差距，现代计算机系统在CPU和主存储器之间引入了高速缓存(Cache)。Cache是一种速度非常快的存储器,用于临时存储即将使用的数据，以减少CPU等待数据的时间，从而提高整体系统性能。
A

6．下列关于闪存（Flash Memory）的叙述中，错误的是 。
A．信息可读可写，并且读、写速度一样快
B．存储元由 MOS 管组成，是一种半导体存储器
C．掉电后信息不丢失，是一种非易失性存储器
D．采用随机访问方式，可替代计算机外部存储器

7．指令系统中采用不同寻址方式的目的主要是 。
A．可降低指令译码难度 B．实现程序控制
C．寻找操作数 D．缩短指令字长，扩大寻址空间，提高编程灵活性

C

8．下列给出的指令系统特点中，有利于实现指令流水线的是 。
Ⅰ．指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放
Ⅲ．只有Load/Store指令才能对操作数进行存储访问
A．仅Ⅰ、 Ⅱ B．仅Ⅱ、 Ⅲ C． 仅Ⅰ、 Ⅲ D． Ⅰ、 Ⅱ 、 Ⅲ

D

9．下列关于RISC的叙述中，错误的是 。
A．RISC普遍采用微程序控制器
B．RISC大多数指令在一个时钟周期内完成
C．RISC的内部通用寄存器数量相对CISC多
D．RISC的指令数、寻址方式和指令格式种类相对CISC少

A

1．

设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，用浮点加法计算X+Y的结果。

2．

某数采用IEEE 754单精度浮点数格式表示为C640 0000H（十六进制），试求出该数的值。

C640 0000H=1100 0110 0100 0000 0000 0000 0000 0000
S=1表示负数
E=1000 1100B=128+12
阶数为140-127=13
M=100 0000 0000 0000 0000 0000
该数的值是-1.5×2¹³

&&

某计算机的Cache共有16块，主存的容量为64KB，按字节编址，每个主存块的大小为32字节。求：
(1)主存有多少个块？
(2)主存的地址有多少位？Cache地址有多少位？
(3)如果采用2路组相联映射方式（即每组2块），主存129号单元所主存块应装入到Cache的哪个组中？

4．

假设变址寄存器R的内容为1000H，指令中的形式地址为2000 H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000 H中的内容为4000H，试写出变址寻址方式下访问到的操作数是什么。

5.&&

指令流水线有取指、译码、执行、访存、写回寄存器堆五个过程段，共有20条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
（3）求流水线的加速比。