1.
下列选项中，能缩短程序执行时间的措施是:
I.提高CPU时钟频率
II.优化数据通路结构
III,对程序进行编译优化
A.仅I和II
B.仅I和III
C.仅II和III
D.I、II和III
D
2.
假定有4个整数用8位补码分别表示为 r1=FEH，r2=F2H，r3=90H，r4=F8H.若将运算结构存放在一个8位寄存器中，则下列运算中会发生溢出的是
A.r1 x r2
B.r2 x r3
C.r1 x r4
D.r2 x r4
B
3.
假定变量i、f和d的数据类型分别为int、float和double(int用补码表示，float和 double分别用IEEE754单精度和双精度浮点数格式表示)，已知i=785 f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是
I.i==(int)(float)i
II.f==(float)(int) f
III.f==(float)(double) f
IV.(d+f)-d==f
A.仅I和II
C.仅I和III
B.仅II和III
D.仅III和IV
B
4.
假定用若干个2Kx4位的芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是
A.0000H
B.0600H
C.0700H
D.0800H
D
5.
下列有关RAM和ROM的叙述中，正确的是
I.RAM是易失性存储器，ROM是非易失性存储器
II.RAM和ROM都采用随机存取方式进行信息访问
III.RAM和ROM都可用作Cache
IV.RAM和ROM都需要进行刷新
A.仅I和II
B.仅II和III
C.仅I、II和IV
D.仅II、III和IV
6.下列命中组合情况中，一次访存过程中不可能发生的是
A.TLB末命中，Cache未命中，Page未命中
B.TLB未命中，Cache命中，Page命中
C.TLB命中，Cache未命中，Page命中
D.TLB命中，Cache命中，Page未命中
7.
下列寄存器中，汇编语言程序员可见的是
A.存储器地址寄存器:(MAR)
B.程序计数器(PC)
C.存储器数据寄存器:(MDR)
D.指令寄存器(IR)
8.
下列选项中，不会引起指令流水线阻塞的是
B.数据相关
A.数据旁路(转发)
C.条件转移
D.资源冲突
9.
下列选项中的英文缩写均为总线标准的是
A.PCI、CRT、USB、EISA
B.ISA、CPI、VESA、EISA
C.ISA、SCSI、RAM、MIPS
D.ISA、EISA、PCI、PCI-Express
&&11.
假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600x1200颜色深度为24位，帧频为85HZ，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为
A.245Mbps
C.1958Mbps
B.979Mbps
D.7834Mbps
