数字IC实践项目（10）—基于System Verilog的DDR4 Model/Tb 及基础Verification IP的设计与验证（付费项目）

数字IC实践项目（10）—基于System Verilog的DDR4 Model/Tb 及基础Verification IP的设计与验证（付费项目）

  • 前言
    • 项目框图
      • 1）DDR4 Verification IP
      • 2）DDR4 JEDEC Model & Tb
    • 项目文件
      • 1）DDR4 Verification IP
      • 2）DDR4 JEDEC Model & Tb
    • Wave&Coverage
      • 1）DDR4 Verification IP
      • 2）DDR4 JEDEC Model & Tb
      • 3）DDR4 IBIS model sim
    • 自动化脚本
      • 1）Makefile脚本
      • 2）Python自动化脚本
  • 项目简介和资料
      • 1）项目简介
      • 2）拓展资料
    • 软件环境要求
  • 总结

前言

在之前的博客中，推出的CNN硬件加速器的设计与实现，获得了积极的反馈。这次，我希望可以继续拓展项目，避免项目同质化，帮助更多同学在秋招中提前锁定Offer，借此推出关于DDR4接口协议、仿真模型及验证IP（Verification IP）的全新项目。

对于找工作的帮助：

  1. 技术能力提升
    掌握DDR4协议和相关仿真技术，可以增强在嵌入式系统、数字IC设计和验证领域的专业能力。

  2. 市场需求匹配
    内存接口在市场上有很高的需求，尤其是在AI、视频处理、高速计算和数据中心领域。

  3. 项目经历展示
    该项目可以作为简历中的重要经历，展示个人技术能力和项目管理能力，帮助你在众多求职者中脱颖而出。

项目框图

1）DDR4 Verification IP

DDR4 Verification IP项目框图的结构如下：

  1. DIMM_Model：该模块用于模拟DDR4内存模块的行为，主要负责对DIMM（Dual Inline Memory Module）结构及其接口进行建模。它实现了对从DDR_TOP发送的命令的处理，包括读、写和其他控制信号，并返回相应的数据。

  2. Random_Stimulus：此模块的主要功能是生成随机的激励信号，以测试DDR4接口的响应能力和稳定性。通过设计多种读写模式和边界条件，Random_Stimulus能够确保全面覆盖随机读写地址及数据操作场景。

  3. DDR_TOP：作为项目的核心模块，DDR_TOP负责管理DDR4的状态机，处理各类命令的执行，包括激活（ACT）、写入（WR）、读取（RD）和预充电（PRE）等操作。它依据生成的随机激励，协调命令和数据的发送与接收。同时，DDR_TOP还会严格遵循DDR4规范，避免如空读、单个bank重复激活等违规操作，确保数据传输的准确性和可靠性。

  4. MEMORY_CHECK：这一模块负责对内存操作的正确性进行检查，涵盖数据完整性、时序分析及一致性验证等功能。MEMORY_CHECK会监控DDR_TOP的操作结果，确保所有读写操作符合预期，并能够及时捕捉到潜在的错误或不一致之处，为设计提供反馈。

  5. DDR_CLOCK：该模块提供DDR4所需的时钟信号，确保数据传输的同步性和稳定性。DDR_CLOCK不仅负责生成基本的时钟信号，还包括时钟延迟和相位调整，从而支持不同工作频率下的性能测试。

  6. DDR_VECTOR：DDR_VECTOR模块用于产生Hspice格式激励，可用于实际电路的输入和输出比较，确保电路设计的准确性。

  7. DDR Interface：此模块作为DDR4内存与外部系统之间的连接桥梁，负责数据的输入和输出。它确保了数据传输的可靠性，并处理信号转换、时序匹配等问题。

  8. TB (Testbench)：测试平台将所有模块集成在一起，进行全面的功能验证和性能测试。TB通过Random_Stimulus生成激励信号，监控DDR_TOP的行为，并利用MEMORY_CHECK进行结果的验证。测试平台还可以配置不同的测试场景和参数，以适应各种验证需求，确保DDR4 IP在各种条件下均能正常工作。

在这里插入图片描述

2）DDR4 JEDEC Model & Tb

项目额外提供一个标准JEDEC的DDR4 仿真Model及相关Tb，顶层设计如下：

  1. Timing Setting table：提供1066~4000Mbps，覆盖完整JEDEC Spec速度挡位的相关Timing设定；
  2. Golden behavior model： 提供JEDEC 标准DDR4的行为模型，支持Act/Write/Read/Pre/MRW/MRR等操作；
  3. DDR4 interface：提供全局DDR4接口信号，例如CK/DQS/DQ/CA等；
  4. testbench： 提供顶层测试模块，涵盖Power Up/Power Down/MRW/Refresh/Precharge/Activate/Write/Read等基础操作task；
  5. Other：提供包含容量、位宽定义等相关项目参数定义。
    在这里插入图片描述

项目文件

项目文件列表如下：

1）DDR4 Verification IP

在这里插入图片描述

2）DDR4 JEDEC Model & Tb

在这里插入图片描述

Wave&Coverage

1）DDR4 Verification IP

2KB Random Wr/Rd Stimulus
在这里插入图片描述
Memory check report & final rpt
在这里插入图片描述
在这里插入图片描述
Code Coverage
在这里插入图片描述

2）DDR4 JEDEC Model & Tb

tccds seamless wr/rd
在这里插入图片描述

在这里插入图片描述
Code Coverage
在这里插入图片描述

3）DDR4 IBIS model sim

input
在这里插入图片描述
dqs
在这里插入图片描述

dq
在这里插入图片描述

自动化脚本

1）Makefile脚本

all: run_vcs cleanTIME_SCALE = -timescale=1ps/1ps##	-cm line+cond+tgl+fsm+branch+assertrun_vcs:vcs -f ddr4_tb.f \${TIME_SCALE} -sverilog -full64 -debug_access +all -ignore all -R -fsdb +define+FSDB -l rpt/ddr4_tb.log \-lca -kdb -ntb_opts \+npspecify \-reportstats -l rpt/ddr4_tb.rpt	\-cm line+cond+fsm+branch+assertrun:vcs -f ddr4_tb.f \${TIME_SCALE} -sverilog -v2005 -full64 -ignore all -R -gui -l rpt/ddr4_tb.log \-reportstats -l rpt/ddr4_tb.rpt	\run_verdi:verdi -ssf ddr4_tb.fsdb -f ddr4_tb.f -sv &cov:verdi -cov -covdir simv.vdb/ &clean:rm -rf csrc DVEfiles simv* *.vpd simv *.key novas* verdi* *.log vc_hdrs.h vdCovLog *.fsdb *.vector

2）Python自动化脚本

通过python3获取pattern list，并行仿真后，收集仿真结果，部分示例如下。
pattern.list(部分）
依次为pattern name，DDR4 cfg，Speed

basic001_act_wr_rd_pre,DDR4_2G_X4,TS_1250
basic001_act_wr_rd_pre,DDR4_2G_X4,TS_1072
basic001_act_wr_rd_pre,DDR4_2G_X4,TS_938
basic001_act_wr_rd_pre,DDR4_2G_X4,TS_833
basic001_act_wr_rd_pre,DDR4_2G_X4,TS_750
basic001_act_wr_rd_pre,DDR4_2G_X4,TS_682
basic001_act_wr_rd_pre,DDR4_2G_X4,TS_625

sim.log（部分）

Log Timestamp: 2024-10-07 21:51:59
Total Count: 588
Total Pass: 588
Total Fail: 0
=================================================================
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_1250        : Pass
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_1072        : Pass
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_938         : Pass
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_833         : Pass
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_750         : Pass
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_682         : Pass
basic001_act_wr_rd_pre_DDR4_2G_X4_TS_625         : Pass
basic001_act_wr_rd_pre_DDR4_2G_X8_TS_1250        : Pass
basic001_act_wr_rd_pre_DDR4_2G_X8_TS_1072        : Pass

项目难度：⭐⭐⭐⭐⭐
项目推荐度：⭐⭐⭐⭐
项目推荐天数：28~35天

项目简介和资料

1）项目简介

本项目基于JEDEC JESD79-4 标准，完成了DDR4控制器接口的架构规划、RTL设计以及基础功能验证。整个项目分为两个主要部分：
1）基于Micron DDR4 仿真模型搭建基本DDR4协议初始化、Act、Write、Read等基础操作，帮助学习DDR4关键时序参数，快速了解DDR4 Spec，覆盖1600~3200Mbps、2 ~16G、X4/X8/X16全Spec应用场景。

2）使用System Verilog设计和测试DDR4控制器及高速接口。提供将命令、数据转换为DDR控制器和内存DDR4 DIMM使用的引脚信号电平，并在Testbench提供2Kb随机读写测试案例中用于验证DDR接口。

3）项目包含源文件、技术文档、Makefile脚本、Python脚本以及答疑，其中Python脚本支持一键搭建环境、VCS仿真、收集Report并汇总到日志文件。

4）项目还会额外提供丰富的DRAM基础资料，包含DDR4 Spec、DRAM电路设计教材、论文、专利等资料，对于有意向选择全定制存储的同学将会有一定帮助。

2）拓展资料

项目还额外提供DRAM设计相关资料，包含：
1）DRAM设计教材
2）DRAM设计论文及相关专利
3）16Gb DDR4 Hspice IBIS仿真模型及质量报告

软件环境要求

软件和EDA环境：
（1）操作系统：Centos
（2）EDA 软件：VCS-MX O-2018.09-1、Verdi_O-2018.09-SP2、HSPICE Version N-2017.12-SP2
（3）Python版本：Python 3.6.8

项目学习目的：
（1）熟练掌握复杂项目的工程管理；
（2）熟悉 Verilog HDL仿真以及Python自动化脚本工具；
（3）学习DRAM基本结构和基础原理；
（4）学习DDR4 Spec和基本时序参数；
（5）熟练掌握System Verilog语法和验证方法；

总结

整个项目涵盖了完整的DDR4控制器以及testbench设计，项目旨在设计和验证一个基于 SystemVerilog 的 DDR4 存储器模型和测试平台。项目核心包括：设计 DDR4 接口，构建模拟存储器的控制逻辑，创建测试平台（Testbench）进行功能、时序和性能验证。通过使用状态机来模拟命令和数据传输，利用 VIP 模块生成各种操作并进行协议检查，确保模型符合 DDR4 标准。在验证过程中，涵盖了读写操作、时序约束、性能测试等，确保最终验证环境全面、可靠。相对先前列出的开源和初级项目来说，整体难度偏高，适合缺少验证及高速接口相关项目经验的求职者。

特地注明：整个项目耗费较长的周期和个人精力，项目收费并且保证独一无二（性价比肯定是重要因素，毕竟都有过学生时代）。感兴趣的同学可以通过私信联系，我始终相信好的知识和项目肯定是收费的，网上也有很多类似的课程和项目，但大多数没有从完整的项目需求出发，代码和工程重复率高，不少同学往往是花了很多钱，却没有学到真正的东西。

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.xdnf.cn/news/11078.html

如若内容造成侵权/违法违规/事实不符，请联系一条长河网进行投诉反馈，一经查实，立即删除！

相关文章

NLP论文速读|ScPO:自我一致性的偏好优化（Self-Consistency Preference Optimization）

NLP论文速读|ScPO:自我一致性的偏好优化（Self-Consistency Preference Optimization）

论文速读|Self-Consistency Preference Optimization 论文信息： 简介： 这篇论文试图解决的问题是如何在没有人类标注数据的情况下，提高大型语言模型（LLMs）在复杂推理任务上的性能。现有的自我对齐技术往往因为难以分配…
阅读更多...
Java定时任务

Java定时任务

业务场景： 系统凌晨1点数据备份。用户下单半小时未支付订单，需要自动取消订单。每10min动态抓取某网站的数据。博客定时发送文章。每晚定时计算用户当日收益情况并推送给用户最新的数据。 分布式定时任务 Redis Redis过期事件监听。Redisson内置延时…
阅读更多...
Data Grouping 数据分组

Data Grouping 数据分组

Goto Data Grid 数据网格 Data Grouping 数据分组 分组功能将具有相同列值的行合并到相同的数据组中。它受 Grid View 和 Banded Grid View 支持。 Apply Grouping 应用分组 数据分组最初在 Data Grid 中启用（默认设置）。要按列对数据进行分组&#…
阅读更多...
对于大根堆的计算时间复杂度的过程

对于大根堆的计算时间复杂度的过程

目录 第一步 第二步 第三步 第四步 第一步 首先进行假设 第二步 然后求解出每一层的节点个数这一层节点需要调整的所在高度 第三步 接着每一层节点需要调整的次数 （每一层的节点个数 * 这一层节点需要调整的所在高度）再全部相加起来 利用*2T&…
阅读更多...
ANNOVAR下载

ANNOVAR下载

1.官网 https://annovar.openbioinformatics.org/en/latest/user-guide/startup/ 都填英文 要不然会报错 tar -xzvf annovar.latest.tar.gztree . ├── annotate_variation.pl ├── coding_change.pl ├── convert2annovar.pl ├── example │ ├── ex1.avinput…
阅读更多...
【电子通识】TINA-TI中怎么用分段线性源做周期性波形

【电子通识】TINA-TI中怎么用分段线性源做周期性波形

在文章【电子通识】TINA-TI 如何产生动态电流波形？中我们讲到我们可以用piecewise linear分段性线源做一个动态脉冲。 但是这个动态脉冲只能保持一定的时间，那么如何做成周期性的动态脉冲呢？ 我们使用以下关键字，来完成周期性动态负载创建 Repeat Forever ....周期…
阅读更多...
Llamaindex RAG 实践

Llamaindex RAG 实践

大模型支持的最强大的应用程序之一是复杂的问答聊天机器人。这些应用程序可以回答有关特定源信息的问题。这些应用程序使用一种称为检索增强生成 （RAG） 的技术。 1. 什么是RAG？ 当你需要给模型注入新的知识时，有两种方法&#xf…
阅读更多...
外包干了2个月，技术明显退步

外包干了2个月，技术明显退步

回望过去，我是一名普通的本科生，于2019年通过校招有幸加入了南京某知名软件公司。那时的我，满怀着对未来的憧憬和热情，投入到了功能测试的岗位中。日复一日，年复一年，转眼间，我已经在这个岗位上…
阅读更多...
Sigrity SPEED2000 Power Ground Noise Simulation模式如何进行信号时域仿真操作指导(一)-单个信号

Sigrity SPEED2000 Power Ground Noise Simulation模式如何进行信号时域仿真操作指导(一)-单个信号

Sigrity SPEED2000 Power Ground Noise Simulation模式如何进行信号时域仿真操作指导(一)-单个信号 Power Ground Noise Simulation模式除了可以对电源进行时域仿真外，同样支持对信号进行时域仿真，以下图为例进行说明 2D视图 3D view 本例中观测信号D2从…
阅读更多...
String模拟实现【C++】【STL】

String模拟实现【C++】【STL】

String模拟实现【C】【STL】 构造函数拷贝构造赋值重载析构函数<<赋值重载插入函数reserveappend函数push_back函数 earse函数完整代码string.hstring.cpp STL中有两个属性capacity和size&#xff0c;capacity是真正STL容器的真正内存大小&#xff0c;size是STL容器中数据…
阅读更多...
前端CSS3 渐变详解

前端CSS3 渐变详解

文章目录 CSS3 渐变详解一、引言二、CSS3 渐变基础1、线性渐变1.1、基本线性渐变1.2、改变渐变方向 2、径向渐变2.1、基本径向渐变2.2、设置径向渐变的中心 三、高级渐变技巧1、重复渐变1.1、重复线性渐变1.2、重复径向渐变 四、总结 CSS3 渐变详解 一、引言 在现代网页设计中…
阅读更多...
网络6学习/复习 高级IO

网络6学习/复习 高级IO

、
阅读更多...
Ubuntu系统安装minicom软件连接交换机

Ubuntu系统安装minicom软件连接交换机

安装minicom&#xff1a; 电脑主机串口线连接上交换机的console口。开打乌班图系统终端&#xff0c;输入sudo -i切换为root用户 方法一&#xff1a; 输入 sudo apt-get install minicom 命令&#xff0c;安装minicom软件。 minicom 必须带有安装包的完整路径 文件名称 后…
阅读更多...
异星工厂_1

异星工厂_1

经验 首次体验异星工厂这款游戏&#xff0c;得出了以下经验。 1. 基地的构建顺序&#xff1a;煤&#xff0c;电&#xff0c;原料&#xff0c;传送流&#xff0c;组装器&#xff0c;防御武器&#xff0c;其他 2. 永远不要让采集&#xff08;生产者&#xff09;停止&#xff0…
阅读更多...
前端面试题每日一学_6

前端面试题每日一学_6

今日一题&#xff1a; 下面的CSS代码中&#xff0c;定义了一个帧动画&#xff0c;请问该帧动画能否正常流畅的执行&#xff1f; keyframes move {50% {/* 改变自定义变量的值 */--x: 100px;/* 改变元素的背景颜色 并使用!important */background: yellow !important;} } .d {…
阅读更多...
QScrollArea应用范例，包含完整代码

QScrollArea应用范例，包含完整代码

QScrollArea使用案例，如果只是拖控件，做简单的布局那应该不难，但如果在复杂的布局中，用纯代码的方式来应用QScrollArea还是有点繁琐的，下面我写一段话，可能会有点绕 你需要先将widget添加到scrollArea，然后再将scrollArea添加到它要去的layout然后再设置scrollArea里的w…
阅读更多...
【操作系统】每日 3 题（十四）

【操作系统】每日 3 题（十四）

✍个人博客&#xff1a;https://blog.csdn.net/Newin2020?typeblog &#x1f4e3;专栏地址&#xff1a;https://blog.csdn.net/newin2020/category_12820365.html &#x1f4da;专栏简介&#xff1a;在这个专栏中&#xff0c;我将会分享操作系统面试中常见的面试题给大家~ ❤️…
阅读更多...
销售管理SCRM助力企业高效提升业绩与客户关系管理

销售管理SCRM助力企业高效提升业绩与客户关系管理

内容概要 在当今这个快速变化的市场环境中&#xff0c;企业面临着日益加剧的竞争&#xff0c;寻找更高效的销售管理工具显得尤为重要。销售管理SCRM不仅是一个单纯的客户关系管理工具&#xff0c;更是推动企业业绩提升的重要助力。在这一背景下&#xff0c;SCRM以其独特的优势…
阅读更多...
JAVA基础-多线程线程池

JAVA基础-多线程线程池

文章目录 1. 多线程1.1什么是多线程&#xff08;1&#xff09;并发和并行&#xff08;2&#xff09;进程和线程 1.2多线程的实现方式1.2.1 方式一&#xff1a;继承Thread类1.2.2 方式二&#xff1a;实现Runnable接口1.2.3方式三: 实现Callable接口 1.3 常见的成员方法1.3.1 设置…
阅读更多...
【日记】清仓了三个基金（1199 字）

【日记】清仓了三个基金（1199 字）

正文 今天好忙。而且是瞎忙。主要是办公室找的家具厂不靠谱&#xff0c;上次桌子尺寸量错了&#xff0c;得换。今天拿了新的来&#xff0c;又要腾一遍东西。上午时间就没了。 那个疑似洗钱的客户又来了。他开户意愿真的好强烈。没办法&#xff0c;上午把账号给他开了出来&#…
阅读更多...
最新文章

Copyright @ 2022~2023