简介IEEE 1450-2023标准文档面向数字电路测试工程师、ATE设备开发者及电子工程专业师生解决测试矢量数据在CAE工具与自动测试设备之间缺乏统一描述语言的问题。该标准定义了标准测试接口语言STIL覆盖数字测试矢量、功能矢量、结构矢量、扫描矢量、循环矢量、时钟信号与波形等关键术语并规范定时事件与波形描述支持ATPG、BIST等多种测试类型为跨厂商工具与设备的数据交换提供通用基础。资源包共1个文件为PDF格式的标准原文压缩包约2.86MB内容包含摘要、关键词、版权声明及正式标准正文便于直接查阅条款与术语定义。目前已有116人学习下载。作为1999年版的修订版本该文档体现了STIL在数字测试领域的最新进展读者可据此理解测试矢量传输、格式与时序信息的标准化描述方法为测试开发、工具对接与跨平台兼容性设计提供权威参考。1. STIL 2023 版到底改了什么从 1999 到 2023 的接口语言断代如果你手上有一批从 ATPG 工具导出的测试向量要灌进某台老 ATE结果发现格式对不上、时序信息缺一半、扫描链的 cyclize 规则两边理解不一致那你大概率已经在跟 STIL 打交道了。IEEE 1450-2023 就是这套接口语言的现行版本全称 Standard Test Interface Language用来在 CAE 环境和 ATE 之间搬运数字测试向量。它不是新东西1999 年就有第一版2023 年 12 月批准、2024 年 4 月发布是二十多年后的第一次系统性修订。这份文档适合两类人一是做 DFT/ATPG、需要把向量落地到机台的人二是写转换脚本、维护 STIL 解析器的工具链工程师。它解决的核心问题只有一个——让“生成端”和“执行端”对同一份向量数据有唯一解释。2. STIL 的数据模型Pattern、Timing、Spec 三件套怎么拆STIL 之所以能跨工具交换是因为它把“测什么”“什么时候测”“在什么条件下测”拆成了三层。理解这三层的边界比背语法重要得多。很多人第一次读标准会被大量关键字淹没其实抓住数据模型的骨架剩下的都是细节填充。2.1 Pattern 层向量、波形表与 cyclize 的关系Pattern 层描述的是 DUT 每个引脚在每个周期里取什么值。核心结构是 Pattern 块里面用 WaveformTable 引用时序用 Vector 块逐周期给值。一个典型的向量块长这样Pattern scan_basic { WaveformTable wt_default { Period 200ns; Waveforms { clk { 0 { 0ns D; } 1 { 100ns U; } } din { 0 { 0ns D; } 1 { 0ns D; } } dout { 0 { 150ns X; } } } } // 向量按周期展开每行对应一个 cycle Vector (clk, din, dout) { 0 0 X ; // 周期 0clk 低din 低dout 不关心 1 1 X ; // 周期 1clk 上升沿采样 din 0 0 1 ; // 周期 2读回 dout } }这段代码里WaveformTable 定义每个信号在周期内的跳变时刻和方向D、U、X 是波形字符分别代表驱动低、驱动高、不关心。Vector 块则是逐周期的字符序列字符与 WaveformTable 里的波形字符一一对应。这里最容易翻车的是 cyclize当向量很长时标准允许用循环语法压缩重复周期但不同工具对循环边界是否包含首尾周期的理解不一致。我的经验是转换脚本里宁可先展开成显式周期再压缩也不要直接信任源工具的 cyclize 输出。参数上要盯住 Period 和波形事件的时间单位。标准允许 ns、ps 等但跨工具交换时统一成 ns 最稳因为不少老机台的时序分辨率就是 ns 级用 ps 会在舍入上产生累积误差。2.2 Timing 层TimedEvent 与波形字符的映射规则Timing 层是 STIL 里最容易被低估的部分。很多人以为向量给对值就行结果上机发现建立保持时间全错问题就出在波形字符到 TimedEvent 的映射上。标准里每个波形字符对应一组 TimedEvent每个事件有时间和事件类型驱动、比较、采样。映射规则的关键约束是同一信号在同一周期内的事件必须单调递增不能出现时间回退。常见做法是把时序定义单独抽成一个 Timing 块用 WaveformTable 引用而不是把时序散落在 Pattern 里。这样换机台时只改 Timing 块Pattern 不动。我一般会要求转换脚本输出两份一份带完整 Timing 的可执行 STIL一份只含 Pattern 的骨架方便人工核对向量逻辑和时序逻辑是否分离干净。2.3 Spec 层条件选择与变量作用域Spec 层管的是“在什么条件下执行”。比如同一个向量在常温常压和高温高压下跑时序参数不同就用 Spec 块定义变量和条件选择。标准里 Spec 支持变量定义、表达式和条件分支语法上接近一门小型配置语言。Spec { Category voltage { vdd_nom { 1.8V; } vdd_high { 1.98V; } } // 条件选择不同 spec 下引用不同时序 Selector speed { fast { vdd vdd_high; } slow { vdd vdd_nom; } } }这段的意义在于向量本身不绑定具体电压执行时由 Selector 决定。坑在于变量作用域标准规定 Spec 变量在 Pattern 内可见但嵌套 Selector 的覆盖顺序在不同实现里有差异。稳妥做法是避免多层嵌套每层 Selector 只改一个维度出问题时能快速定位是哪一层没生效。3. 把 ATPG 输出转成合规 STIL一个可复现的转换流程理论清楚了落到实操。假设你从某 ATPG 工具拿到一份扁平化的向量文本每行一个周期引脚值用 0/1/X 表示要转成能灌进 ATE 的 STIL。下面这套流程是我反复用过的核心是“先建骨架、再填向量、最后校时序”。3.1 解析源向量并建立引脚映射表第一步不是写 STIL而是把源格式的引脚顺序和 STIL 里的信号名对齐。引脚映射错了后面全白搭。我一般先写一个解析脚本输出映射表供人工确认。import csv # 源向量第一行是引脚名后续每行一个周期 def parse_source(path): with open(path) as f: lines [l.strip() for l in f if l.strip()] pins lines[0].split() vectors [l.split() for l in lines[1:]] return pins, vectors # 建立源引脚名 - STIL 信号名的映射人工确认后固化 def build_pin_map(pins, mapping_csv): pin_map {} with open(mapping_csv) as f: for row in csv.DictReader(f): pin_map[row[source_pin]] row[stil_signal] missing [p for p in pins if p not in pin_map] if missing: raise ValueError(f未映射引脚: {missing}) return pin_mapparse_source 只做最朴素的切分因为源格式往往没有严格语法硬写通用解析器反而容易崩。build_pin_map 读一张人工维护的 CSV缺映射直接抛错而不是静默跳过——这是血泪经验静默跳过会导致向量错位上机后现象是“某些引脚永远读不到预期值”排查成本极高。3.2 生成 WaveformTable 与 Vector 块有了映射表就可以拼 STIL 骨架。时序先给一套保守默认值后面再按机台能力调。def emit_stil(pins, vectors, pin_map, period_ns200): stil_pins [pin_map[p] for p in pins] out [] out.append(Pattern converted {) out.append(f WaveformTable wt_default {{) out.append(f Period \{period_ns}ns\;) out.append( Waveforms {) for sig in stil_pins: # 默认0 驱动低1 驱动高X 不关心 out.append(f {sig} {{ 0 {{ \0ns\ D; }} 1 {{ \0ns\ D; }} }}) out.append( }) out.append( }) out.append(f Vector ({, .join(stil_pins)}) {{) for vec in vectors: row .join(X if v.upper() X else v for v in vec) out.append(f {row} ;) out.append( }) out.append(}) return \n.join(out)emit_stil 里波形字符只用了 D 和 X因为源向量是扁平值没有边沿信息。真实项目里 clk 这类信号必须单独覆盖成带 U/D 的波形否则采样沿不对。参数 period_ns 先给 200实际要按 DUT 最慢路径和机台能力取宁可先慢后快。生成的 Vector 行数等于源周期数长向量会很大标准支持循环压缩但第一版先不压保证可读可核对。3.3 用校验脚本做语法与时序自检生成完不能直接上机先跑一遍自检。我一般检查三件事信号名是否都在 WaveformTable 里定义、每个 Vector 行的列数是否等于信号数、TimedEvent 时间是否单调。def self_check(stil_text, stil_pins): errors [] lines stil_text.splitlines() vec_start next(i for i, l in enumerate(lines) if Vector ( in l) for i, l in enumerate(lines[vec_start1:], startvec_start2): if not in l: continue row l.strip().strip(;).split() if len(row) ! len(stil_pins): errors.append(f第 {i} 行列数 {len(row)} ! {len(stil_pins)}) return errorsself_check 只做结构校验时序单调性需要解析 WaveformTable 后单独判断这里省略是为了保持脚本可读。实际项目里我会把这两步拆成两个函数结构错误先修时序错误后修混在一起报错会让人抓狂。4. 避坑清单STIL 落地时最容易翻车的五个点标准文档读起来四平八稳真到项目里全是细节。下面五条是我和同事踩过的按“现象 → 原因 → 解决”记下来省得重复交学费。4.1 向量列数对但引脚顺序错现象上机后功能测试全挂但逐引脚看波形每个引脚的值都“像是”对的。原因源向量引脚顺序和 STIL 信号声明顺序不一致列数校验通过所以自检没报。解决在转换脚本里强制按映射表重排并在自检里加一条“信号名序列与映射表完全一致”的断言不依赖列数。4.2 cyclize 压缩后首尾周期丢失现象长扫描向量压缩后仿真比对发现最后几个周期没执行。原因源工具和 STIL 对循环块是否包含边界周期的约定不同。解决转换时先展开成显式周期压缩只作为可选后处理且压缩后必须做一次“展开-再压缩”往返比对确认周期数一致。4.3 时间单位混用导致采样点漂移现象时序仿真通过上机偶发采样错误换一批芯片又好了。原因部分信号用 ps 定义、部分用 ns机台按 ns 舍入后采样沿偏移。解决全链路统一 ns转换脚本里加单位归一化步骤遇到 ps 直接换算并记录日志。4.4 Spec 变量未生效但无报错现象切换测试条件后实测电压没变。原因Selector 嵌套层级过深内层覆盖被外层默认值盖掉工具不报错。解决限制 Selector 嵌套不超过两层每层只改一个维度并在生成后打印最终生效的变量表人工核对。4.5 波形字符未定义却静默通过现象某些周期 DUT 输出异常查向量看不出问题。原因Vector 里用了 WaveformTable 没定义的字符部分解析器会静默当 X 处理。解决自检里加一条“Vector 中出现的所有字符必须在对应 WaveformTable 的 Waveforms 里定义”缺一个就报错。5. 进阶用往返比对验证 STIL 转换的可信度转换脚本写完怎么证明它可信我的做法是往返比对把生成的 STIL 再解析回扁平向量和源向量逐周期逐引脚比对。这个思路不新鲜但真正坚持做的人不多而它恰恰是黑匣子问题最有效的后悔药。具体做法分三步。第一步写一个最小 STIL 解析器只认自己生成的子集Pattern、WaveformTable、Vector不追求通用。第二步把解析结果按映射表反查回源引脚顺序得到一份“回读向量”。第三步和源向量做逐元素 diff任何不一致都定位到周期号和引脚名。def roundtrip_diff(source_vectors, readback_vectors, pin_map): # 反查STIL 信号名 - 源引脚名 rev {v: k for k, v in pin_map.items()} diffs [] for cyc, (src, rb) in enumerate(zip(source_vectors, readback_vectors)): for idx, sig in enumerate(rb): src_pin rev[sig] src_val src[list(pin_map).index(src_pin)] if src_val.upper() ! sig.upper() and not (src_val.upper() X): diffs.append((cyc, src_pin, src_val, sig)) return diffs这段代码里有个细节X 的比较要放宽因为源里的 X 和 STIL 里的 X 语义一致但有些工具会把 X 展开成具体值往返后对不上。我的处理是源为 X 时跳过比对只比对确定值。参数上pin_map 的键顺序必须和源向量列顺序一致否则 index 会错位——这也是为什么前面强调映射表要人工确认后固化。往返比对跑通后我会把它固化成 CI 里的一步每次改转换脚本先跑一批小向量做往返diff 为空才允许生成大向量。从那以后我每次改 STIL 相关脚本都强制走一遍往返比对再上机省下来的调试时间远超写脚本的成本。希望这套流程能帮到你少在格式对齐上耗时间把精力留给真正的测试逻辑。本文还有配套的精品资源点击获取 
长河君 · 2026/10/28 19:15:33 · 阅读 1.2k STIL 2023 接口语言解析：从数据模型到 ATPG 向量转换实战
简介IEEE 1450-2023标准文档面向数字电路测试工程师、ATE设备开发者及电子工程专业师生解决测试矢量数据在CAE工具与自动测试设备之间缺乏统一描述语言的问题。该标准定义了标准测试接口语言STIL覆盖数字测试矢量、功能矢量、结构矢量、扫描矢量、循环矢量、时钟信号与波形等关键术语并规范定时事件与波形描述支持ATPG、BIST等多种测试类型为跨厂商工具与设备的数据交换提供通用基础。资源包共1个文件为PDF格式的标准原文压缩包约2.86MB内容包含摘要、关键词、版权声明及正式标准正文便于直接查阅条款与术语定义。目前已有116人学习下载。作为1999年版的修订版本该文档体现了STIL在数字测试领域的最新进展读者可据此理解测试矢量传输、格式与时序信息的标准化描述方法为测试开发、工具对接与跨平台兼容性设计提供权威参考。1. STIL 2023 版到底改了什么从 1999 到 2023 的接口语言断代如果你手上有一批从 ATPG 工具导出的测试向量要灌进某台老 ATE结果发现格式对不上、时序信息缺一半、扫描链的 cyclize 规则两边理解不一致那你大概率已经在跟 STIL 打交道了。IEEE 1450-2023 就是这套接口语言的现行版本全称 Standard Test Interface Language用来在 CAE 环境和 ATE 之间搬运数字测试向量。它不是新东西1999 年就有第一版2023 年 12 月批准、2024 年 4 月发布是二十多年后的第一次系统性修订。这份文档适合两类人一是做 DFT/ATPG、需要把向量落地到机台的人二是写转换脚本、维护 STIL 解析器的工具链工程师。它解决的核心问题只有一个——让“生成端”和“执行端”对同一份向量数据有唯一解释。2. STIL 的数据模型Pattern、Timing、Spec 三件套怎么拆STIL 之所以能跨工具交换是因为它把“测什么”“什么时候测”“在什么条件下测”拆成了三层。理解这三层的边界比背语法重要得多。很多人第一次读标准会被大量关键字淹没其实抓住数据模型的骨架剩下的都是细节填充。2.1 Pattern 层向量、波形表与 cyclize 的关系Pattern 层描述的是 DUT 每个引脚在每个周期里取什么值。核心结构是 Pattern 块里面用 WaveformTable 引用时序用 Vector 块逐周期给值。一个典型的向量块长这样Pattern scan_basic { WaveformTable wt_default { Period 200ns; Waveforms { clk { 0 { 0ns D; } 1 { 100ns U; } } din { 0 { 0ns D; } 1 { 0ns D; } } dout { 0 { 150ns X; } } } } // 向量按周期展开每行对应一个 cycle Vector (clk, din, dout) { 0 0 X ; // 周期 0clk 低din 低dout 不关心 1 1 X ; // 周期 1clk 上升沿采样 din 0 0 1 ; // 周期 2读回 dout } }这段代码里WaveformTable 定义每个信号在周期内的跳变时刻和方向D、U、X 是波形字符分别代表驱动低、驱动高、不关心。Vector 块则是逐周期的字符序列字符与 WaveformTable 里的波形字符一一对应。这里最容易翻车的是 cyclize当向量很长时标准允许用循环语法压缩重复周期但不同工具对循环边界是否包含首尾周期的理解不一致。我的经验是转换脚本里宁可先展开成显式周期再压缩也不要直接信任源工具的 cyclize 输出。参数上要盯住 Period 和波形事件的时间单位。标准允许 ns、ps 等但跨工具交换时统一成 ns 最稳因为不少老机台的时序分辨率就是 ns 级用 ps 会在舍入上产生累积误差。2.2 Timing 层TimedEvent 与波形字符的映射规则Timing 层是 STIL 里最容易被低估的部分。很多人以为向量给对值就行结果上机发现建立保持时间全错问题就出在波形字符到 TimedEvent 的映射上。标准里每个波形字符对应一组 TimedEvent每个事件有时间和事件类型驱动、比较、采样。映射规则的关键约束是同一信号在同一周期内的事件必须单调递增不能出现时间回退。常见做法是把时序定义单独抽成一个 Timing 块用 WaveformTable 引用而不是把时序散落在 Pattern 里。这样换机台时只改 Timing 块Pattern 不动。我一般会要求转换脚本输出两份一份带完整 Timing 的可执行 STIL一份只含 Pattern 的骨架方便人工核对向量逻辑和时序逻辑是否分离干净。2.3 Spec 层条件选择与变量作用域Spec 层管的是“在什么条件下执行”。比如同一个向量在常温常压和高温高压下跑时序参数不同就用 Spec 块定义变量和条件选择。标准里 Spec 支持变量定义、表达式和条件分支语法上接近一门小型配置语言。Spec { Category voltage { vdd_nom { 1.8V; } vdd_high { 1.98V; } } // 条件选择不同 spec 下引用不同时序 Selector speed { fast { vdd vdd_high; } slow { vdd vdd_nom; } } }这段的意义在于向量本身不绑定具体电压执行时由 Selector 决定。坑在于变量作用域标准规定 Spec 变量在 Pattern 内可见但嵌套 Selector 的覆盖顺序在不同实现里有差异。稳妥做法是避免多层嵌套每层 Selector 只改一个维度出问题时能快速定位是哪一层没生效。3. 把 ATPG 输出转成合规 STIL一个可复现的转换流程理论清楚了落到实操。假设你从某 ATPG 工具拿到一份扁平化的向量文本每行一个周期引脚值用 0/1/X 表示要转成能灌进 ATE 的 STIL。下面这套流程是我反复用过的核心是“先建骨架、再填向量、最后校时序”。3.1 解析源向量并建立引脚映射表第一步不是写 STIL而是把源格式的引脚顺序和 STIL 里的信号名对齐。引脚映射错了后面全白搭。我一般先写一个解析脚本输出映射表供人工确认。import csv # 源向量第一行是引脚名后续每行一个周期 def parse_source(path): with open(path) as f: lines [l.strip() for l in f if l.strip()] pins lines[0].split() vectors [l.split() for l in lines[1:]] return pins, vectors # 建立源引脚名 - STIL 信号名的映射人工确认后固化 def build_pin_map(pins, mapping_csv): pin_map {} with open(mapping_csv) as f: for row in csv.DictReader(f): pin_map[row[source_pin]] row[stil_signal] missing [p for p in pins if p not in pin_map] if missing: raise ValueError(f未映射引脚: {missing}) return pin_mapparse_source 只做最朴素的切分因为源格式往往没有严格语法硬写通用解析器反而容易崩。build_pin_map 读一张人工维护的 CSV缺映射直接抛错而不是静默跳过——这是血泪经验静默跳过会导致向量错位上机后现象是“某些引脚永远读不到预期值”排查成本极高。3.2 生成 WaveformTable 与 Vector 块有了映射表就可以拼 STIL 骨架。时序先给一套保守默认值后面再按机台能力调。def emit_stil(pins, vectors, pin_map, period_ns200): stil_pins [pin_map[p] for p in pins] out [] out.append(Pattern converted {) out.append(f WaveformTable wt_default {{) out.append(f Period \{period_ns}ns\;) out.append( Waveforms {) for sig in stil_pins: # 默认0 驱动低1 驱动高X 不关心 out.append(f {sig} {{ 0 {{ \0ns\ D; }} 1 {{ \0ns\ D; }} }}) out.append( }) out.append( }) out.append(f Vector ({, .join(stil_pins)}) {{) for vec in vectors: row .join(X if v.upper() X else v for v in vec) out.append(f {row} ;) out.append( }) out.append(}) return \n.join(out)emit_stil 里波形字符只用了 D 和 X因为源向量是扁平值没有边沿信息。真实项目里 clk 这类信号必须单独覆盖成带 U/D 的波形否则采样沿不对。参数 period_ns 先给 200实际要按 DUT 最慢路径和机台能力取宁可先慢后快。生成的 Vector 行数等于源周期数长向量会很大标准支持循环压缩但第一版先不压保证可读可核对。3.3 用校验脚本做语法与时序自检生成完不能直接上机先跑一遍自检。我一般检查三件事信号名是否都在 WaveformTable 里定义、每个 Vector 行的列数是否等于信号数、TimedEvent 时间是否单调。def self_check(stil_text, stil_pins): errors [] lines stil_text.splitlines() vec_start next(i for i, l in enumerate(lines) if Vector ( in l) for i, l in enumerate(lines[vec_start1:], startvec_start2): if not in l: continue row l.strip().strip(;).split() if len(row) ! len(stil_pins): errors.append(f第 {i} 行列数 {len(row)} ! {len(stil_pins)}) return errorsself_check 只做结构校验时序单调性需要解析 WaveformTable 后单独判断这里省略是为了保持脚本可读。实际项目里我会把这两步拆成两个函数结构错误先修时序错误后修混在一起报错会让人抓狂。4. 避坑清单STIL 落地时最容易翻车的五个点标准文档读起来四平八稳真到项目里全是细节。下面五条是我和同事踩过的按“现象 → 原因 → 解决”记下来省得重复交学费。4.1 向量列数对但引脚顺序错现象上机后功能测试全挂但逐引脚看波形每个引脚的值都“像是”对的。原因源向量引脚顺序和 STIL 信号声明顺序不一致列数校验通过所以自检没报。解决在转换脚本里强制按映射表重排并在自检里加一条“信号名序列与映射表完全一致”的断言不依赖列数。4.2 cyclize 压缩后首尾周期丢失现象长扫描向量压缩后仿真比对发现最后几个周期没执行。原因源工具和 STIL 对循环块是否包含边界周期的约定不同。解决转换时先展开成显式周期压缩只作为可选后处理且压缩后必须做一次“展开-再压缩”往返比对确认周期数一致。4.3 时间单位混用导致采样点漂移现象时序仿真通过上机偶发采样错误换一批芯片又好了。原因部分信号用 ps 定义、部分用 ns机台按 ns 舍入后采样沿偏移。解决全链路统一 ns转换脚本里加单位归一化步骤遇到 ps 直接换算并记录日志。4.4 Spec 变量未生效但无报错现象切换测试条件后实测电压没变。原因Selector 嵌套层级过深内层覆盖被外层默认值盖掉工具不报错。解决限制 Selector 嵌套不超过两层每层只改一个维度并在生成后打印最终生效的变量表人工核对。4.5 波形字符未定义却静默通过现象某些周期 DUT 输出异常查向量看不出问题。原因Vector 里用了 WaveformTable 没定义的字符部分解析器会静默当 X 处理。解决自检里加一条“Vector 中出现的所有字符必须在对应 WaveformTable 的 Waveforms 里定义”缺一个就报错。5. 进阶用往返比对验证 STIL 转换的可信度转换脚本写完怎么证明它可信我的做法是往返比对把生成的 STIL 再解析回扁平向量和源向量逐周期逐引脚比对。这个思路不新鲜但真正坚持做的人不多而它恰恰是黑匣子问题最有效的后悔药。具体做法分三步。第一步写一个最小 STIL 解析器只认自己生成的子集Pattern、WaveformTable、Vector不追求通用。第二步把解析结果按映射表反查回源引脚顺序得到一份“回读向量”。第三步和源向量做逐元素 diff任何不一致都定位到周期号和引脚名。def roundtrip_diff(source_vectors, readback_vectors, pin_map): # 反查STIL 信号名 - 源引脚名 rev {v: k for k, v in pin_map.items()} diffs [] for cyc, (src, rb) in enumerate(zip(source_vectors, readback_vectors)): for idx, sig in enumerate(rb): src_pin rev[sig] src_val src[list(pin_map).index(src_pin)] if src_val.upper() ! sig.upper() and not (src_val.upper() X): diffs.append((cyc, src_pin, src_val, sig)) return diffs这段代码里有个细节X 的比较要放宽因为源里的 X 和 STIL 里的 X 语义一致但有些工具会把 X 展开成具体值往返后对不上。我的处理是源为 X 时跳过比对只比对确定值。参数上pin_map 的键顺序必须和源向量列顺序一致否则 index 会错位——这也是为什么前面强调映射表要人工确认后固化。往返比对跑通后我会把它固化成 CI 里的一步每次改转换脚本先跑一批小向量做往返diff 为空才允许生成大向量。从那以后我每次改 STIL 相关脚本都强制走一遍往返比对再上机省下来的调试时间远超写脚本的成本。希望这套流程能帮到你少在格式对齐上耗时间把精力留给真正的测试逻辑。本文还有配套的精品资源点击获取