请阅读【ARM GICv3/v4 实战学习 】
文章目录
- GIC 各种中断使能配置
- PPIs（每个处理器私有中断）
- SPIs（共享外设中断）
- SGIs（软件生成的中断）
- LPIs（局部中断）
GIC 各种中断使能配置
在ARM GICv3和GICv4架构中，不同类型的中断（如PPIs、SPIs、SGIs和LPIs）可以通过不同的方式进行启用和禁用。
下面详细介绍这些中断的启用和禁用方法：
PPIs（每个处理器私有中断）
- 启用和禁用PPIs：通过向
GICR_ISENABLER0和GICR_ICENABLER0寄存器写入，可以在启用了亲和性路由的安全状态下，启用和禁用PPIs。
如果支持并配置了物理中断的传统操作，对于PPIsn = 0，也就是只有一个寄存器。可以通过向GICD_ISENABLER<n>和GICD_ICENABLER<n>写入来单独启用和禁用PPIs。
物理中断的传统操作模式（“Legacy Operation for Physical Interrupts”）通常指的是对早期ARM架构的支持，其中中断管理方式可能与最新的GIC规茅
