简介《第七章 半导体存储器》PPT课件面向计算机硬件、数字电路与数字系统课程的学习者系统梳理只读存储器与随机存储器的工作原理及使用方法适合课堂同步学习、章节复习与考前查漏补缺。压缩包内为1个PPT文件大小约5.15MB以单份课件承载完整章节内容便于直接放映和按页查阅。课件围绕ROM与RAM展开覆盖掩模ROM、PROM、EPROM与快闪存储器的特点SRAM和DRAM在数据保持、集成度与速度上的差异并讲解存储器容量扩展的连接方法以及用存储器实现组合逻辑函数的设计思路配合电路框图、简化画法和存储内容表有助于把抽象概念落到电路结构上理解。目前已有143人学习适合希望夯实半导体存储器基础、理清各类存储单元适用场景的读者使用。1. 一份课件能吃透多少半导体存储器这一章的真正考点带课程设计时最容易被问住的不是触发器而是第七章那几张存储矩阵图。4×4 的二极管 ROM 摊在面前字线位线交叉点密密麻麻多数人第一反应是把 ROM、RAM、SRAM、DRAM 这些名词背下来题目一换成“这个 ROM 容量多大”“扩成 4K×8 要几片、地址线怎么分”就卡壳。半导体存储器这一章的难点从来不是分类本身而是容量算术、地址线分配和存储矩阵的读图规则这三件事。这份《第七章 半导体存储器》PPT 讲义把 ROM 的四条技术路线、RAM 的两条单元结构、容量扩展的三种接法以及用存储器实现组合逻辑函数这条冷门但实用的路径按结构、读图、接线、应用的顺序串了起来。它适合期末要过数字电子技术的、带实验课要讲清接线的、以及做课设要查字线位线对应关系的人。2. 分类不是背诵题ROM 与 RAM、SRAM 与 DRAM 的四层判断2.1 存取功能与制造工艺两层分类怎么交叉半导体存储器的定义很朴素能存储大量二值信息的半导体器件属于大规模集成电路。数字系统里它承担的是“把数据放到指定地址、再按地址取回来”这件事所以任何一份存储器框图都绕不开四块地址译码、存储矩阵、读写控制、输入输出电路。讲义开篇那张组成框图就是这个结构看懂它比背定义有用得多。第一层按存取功能切。ROM 在正常工作状态下只能读不能随时快速改写电路结构简单、断电不丢数据代价是只能存固定内容RAM 可以随时按地址读写任意单元灵活但一断电数据立即消失。这一层直接决定了“这块存储器是放固件还是放运行数据”。第二层按制造工艺切。双极型速度快、驱动能力强但功耗大、集成度上不去单极型尤其是 CMOS功耗低、集成度高所以大容量存储器基本都走 MOS 工艺。这两层是交叉关系不是并列关系ROM 可以是双极型也可以是 MOS 型RAM 同样如此。第三层才是 ROM 内部的细分。掩模 ROM 由厂家在制造时用掩模板把数据固化出厂即不可改PROM 出厂时全 1 或全 0用户用编程器一次性写入EPROM 用浮栅技术用户可写、可用紫外线全片擦除E2PROM 和快闪把擦除变成电信号快闪按块擦密度更高。RAM 内部再分 SRAM 和 DRAM分的是存储单元的工作原理。把上面几层压成四个问题遇到任何一道存储器选型题都可以照着问断电后数据还要不要要选 ROM不要选 RAM。内容需不需要现场修改需要排除掩模 ROM 和 PROM。容量和速度哪个是硬指标要速度选 SRAM要容量选 DRAM。成本敏感还是调试灵活更重要量产固定内容用掩模打样阶段用电可擦写。四个问题问完剩下的只是接线细节。2.2 存储单元怎么记住一位SRAM 触发器与 DRAM 电容SRAM 的单元本质是一个双稳态触发器常见六管结构四个管子交叉耦合锁存状态两个管子做开关管接到互补位线上。只要不断电触发器就保持状态不需要任何刷新动作。好处是读出非破坏、时序简单、速度快坏处是每个单元要六只管子面积大、静态功耗也不低集成度被管子数量卡住。DRAM 走的是另一条路一位数据存在一个小电容上一个开关管控制充放电。电容会漏电所以必须周期性刷新教材里给的量级是 2ms 内把整片扫一遍读出是破坏性的读完要把数据重新写回去。代价是控制复杂收益是单元面积极小同样面积能堆更多位这也是为什么动态存储器的单片容量能做到十亿位这个量级。有一个容易混的说法SRAM 的“静态”不是说数据永远不丢而是说不需要刷新DRAM 的“动态”指的是电荷需要周期性补充。两者断电都丢数据都属于易失性存储器。实际系统里掉电要保持的数据要么放 ROM/快闪要么靠后备电池这一点在概述里只有一句话但它决定了整个存储体系的层次划分。从使用角度看SRAM 适合做缓存和小容量高速缓冲DRAM 适合做主存和大容量存储。如果题目写“要求速度快、不需要刷新”答案基本锁定 SRAM写“要求集成度高、单位成本低”那就是 DRAM。这句话是后面所有扩展题的判断依据。2.3 性能指标容量、存取时间与功耗怎么比存储容量等于字数乘位数。字数由地址线条数决定n 根地址线对应 2^n 个字位数就是数据线的条数。讲义里那个 2 位地址、4 位输出的二极管 ROM容量就是 4×416 位不是 16 字节也不是 16 个字。这个换算错误在批改作业时出现的频率高得离谱。存取时间是从给出地址到数据稳定输出所需的时间。教材提到一些高速存储器做到 10ns 左右这是量级参考不是让你背具体数值。真正要在题目里用的是相对关系SRAM 比 DRAM 快双极型比 MOS 快容量越大的片子往往地址译码链越长、存取时间越长。功耗和集成度往往是同一枚硬币的两面。CMOS 静态功耗低才能把容量做上去双极型速度快但单元功耗大容量上不去。选型时不要孤立看某一个指标容量、速度、功耗、成本四个量之间永远在做交换。维度SRAMDRAM存储单元六管双稳态触发器一管一电容刷新不需要需要2ms 内扫一遍读出非破坏性破坏性需重写速度快较慢集成度低高功耗较大较小典型位置缓存主存再把 ROM 和 RAM 横过来比一次维度ROMRAM读写能力正常只读随时读写断电保持保持丢失结构复杂度简单较复杂典型用途固定程序、常量表、逻辑函数运行数据、中间结果这两张表能解决选择题和填空题但决定大题的是下一章的读图和再下一章的扩展接线。3. 二极管 ROM 到快闪存储矩阵的读图规则与四种可编程路线3.1 三段结构地址译码器、存储矩阵、输出缓冲器ROM 内部就三块讲义里的框图标得很清楚逐个说。地址译码器把 n 位地址代码翻译成 2^n 根字线中的一根有效。2 位地址就是 4 根字线 W0~W33 位就是 8 根。字线也叫行线它决定“这一次选中的是哪一行存储单元”。译码器常见用二极管与门、与非门或者 MOS 门实现本质是一个最小项发生器第 i 根字线有效等价于输入地址等于 i。存储矩阵是真正放数据的地方由字线和位线交叉点上的器件构成。字数乘位数就是矩阵里存储单元的个数。位线也叫数据线D0~D3 就是 4 位输出几根位线决定字长。输出缓冲器有两个作用提高带负载能力以及用三态控制把输出接到系统总线上。讲义里用低电平有效的 EN 信号控制三态门EN 为 0 时数据才出现在输出端EN 为 1 时输出高阻不干扰总线。读一次数据的完整链条是地址加到译码器输入端译码器拉高对应字线该字线上挂的器件改变位线电平缓冲器整形并三态输出。这条链条里任何一环接错读出来都是错的所以读图要从字线开始不要从输出端倒推。3.2 二极管 ROM 读图交叉点上的二极管就是 1讲义用 2 位地址、4 位输出的二极管 ROM 做例子这个例子值得逐根线走一遍。地址译码器由 4 个二极管与门构成。A1、A0 是地址线每个与门对应一个地址组合输出接到 W0~W3 四根字线。任一时刻只有一根字线为高其余为低。存储矩阵由二极管或门构成。位线通过电阻接地字线和高电平之间跨接二极管。当某根字线为高时挂在这根字线上、又连到某根位线的二极管导通把那根位线拉高该位输出 1没有二极管的位置位线保持低电平输出 0。所以判断规则只有一句字线与位线的交叉点上画了二极管就是 1没画就是 0。简化画法把电阻、缓冲器和电源符号都省掉只在有二极管的位置打一个点。读这种图时先确认点代表的是“有器件”还是“有连接”不同版本的教材约定可能不同这一章用的是“有点即有二极管”。举个读图示例地址从 00 到 11 依次选中 W0~W3假设矩阵内容如下地址 A1A0字线D3D2D1D000W0011001W1100110W2001111W31100读法就是逐行看交叉点W本文还有配套的精品资源点击获取 
长河君 · 2026/11/3 11:14:16 · 阅读 1.2k 半导体存储器核心考点：ROM/RAM分类、存储矩阵读图与容量扩展
简介《第七章 半导体存储器》PPT课件面向计算机硬件、数字电路与数字系统课程的学习者系统梳理只读存储器与随机存储器的工作原理及使用方法适合课堂同步学习、章节复习与考前查漏补缺。压缩包内为1个PPT文件大小约5.15MB以单份课件承载完整章节内容便于直接放映和按页查阅。课件围绕ROM与RAM展开覆盖掩模ROM、PROM、EPROM与快闪存储器的特点SRAM和DRAM在数据保持、集成度与速度上的差异并讲解存储器容量扩展的连接方法以及用存储器实现组合逻辑函数的设计思路配合电路框图、简化画法和存储内容表有助于把抽象概念落到电路结构上理解。目前已有143人学习适合希望夯实半导体存储器基础、理清各类存储单元适用场景的读者使用。1. 一份课件能吃透多少半导体存储器这一章的真正考点带课程设计时最容易被问住的不是触发器而是第七章那几张存储矩阵图。4×4 的二极管 ROM 摊在面前字线位线交叉点密密麻麻多数人第一反应是把 ROM、RAM、SRAM、DRAM 这些名词背下来题目一换成“这个 ROM 容量多大”“扩成 4K×8 要几片、地址线怎么分”就卡壳。半导体存储器这一章的难点从来不是分类本身而是容量算术、地址线分配和存储矩阵的读图规则这三件事。这份《第七章 半导体存储器》PPT 讲义把 ROM 的四条技术路线、RAM 的两条单元结构、容量扩展的三种接法以及用存储器实现组合逻辑函数这条冷门但实用的路径按结构、读图、接线、应用的顺序串了起来。它适合期末要过数字电子技术的、带实验课要讲清接线的、以及做课设要查字线位线对应关系的人。2. 分类不是背诵题ROM 与 RAM、SRAM 与 DRAM 的四层判断2.1 存取功能与制造工艺两层分类怎么交叉半导体存储器的定义很朴素能存储大量二值信息的半导体器件属于大规模集成电路。数字系统里它承担的是“把数据放到指定地址、再按地址取回来”这件事所以任何一份存储器框图都绕不开四块地址译码、存储矩阵、读写控制、输入输出电路。讲义开篇那张组成框图就是这个结构看懂它比背定义有用得多。第一层按存取功能切。ROM 在正常工作状态下只能读不能随时快速改写电路结构简单、断电不丢数据代价是只能存固定内容RAM 可以随时按地址读写任意单元灵活但一断电数据立即消失。这一层直接决定了“这块存储器是放固件还是放运行数据”。第二层按制造工艺切。双极型速度快、驱动能力强但功耗大、集成度上不去单极型尤其是 CMOS功耗低、集成度高所以大容量存储器基本都走 MOS 工艺。这两层是交叉关系不是并列关系ROM 可以是双极型也可以是 MOS 型RAM 同样如此。第三层才是 ROM 内部的细分。掩模 ROM 由厂家在制造时用掩模板把数据固化出厂即不可改PROM 出厂时全 1 或全 0用户用编程器一次性写入EPROM 用浮栅技术用户可写、可用紫外线全片擦除E2PROM 和快闪把擦除变成电信号快闪按块擦密度更高。RAM 内部再分 SRAM 和 DRAM分的是存储单元的工作原理。把上面几层压成四个问题遇到任何一道存储器选型题都可以照着问断电后数据还要不要要选 ROM不要选 RAM。内容需不需要现场修改需要排除掩模 ROM 和 PROM。容量和速度哪个是硬指标要速度选 SRAM要容量选 DRAM。成本敏感还是调试灵活更重要量产固定内容用掩模打样阶段用电可擦写。四个问题问完剩下的只是接线细节。2.2 存储单元怎么记住一位SRAM 触发器与 DRAM 电容SRAM 的单元本质是一个双稳态触发器常见六管结构四个管子交叉耦合锁存状态两个管子做开关管接到互补位线上。只要不断电触发器就保持状态不需要任何刷新动作。好处是读出非破坏、时序简单、速度快坏处是每个单元要六只管子面积大、静态功耗也不低集成度被管子数量卡住。DRAM 走的是另一条路一位数据存在一个小电容上一个开关管控制充放电。电容会漏电所以必须周期性刷新教材里给的量级是 2ms 内把整片扫一遍读出是破坏性的读完要把数据重新写回去。代价是控制复杂收益是单元面积极小同样面积能堆更多位这也是为什么动态存储器的单片容量能做到十亿位这个量级。有一个容易混的说法SRAM 的“静态”不是说数据永远不丢而是说不需要刷新DRAM 的“动态”指的是电荷需要周期性补充。两者断电都丢数据都属于易失性存储器。实际系统里掉电要保持的数据要么放 ROM/快闪要么靠后备电池这一点在概述里只有一句话但它决定了整个存储体系的层次划分。从使用角度看SRAM 适合做缓存和小容量高速缓冲DRAM 适合做主存和大容量存储。如果题目写“要求速度快、不需要刷新”答案基本锁定 SRAM写“要求集成度高、单位成本低”那就是 DRAM。这句话是后面所有扩展题的判断依据。2.3 性能指标容量、存取时间与功耗怎么比存储容量等于字数乘位数。字数由地址线条数决定n 根地址线对应 2^n 个字位数就是数据线的条数。讲义里那个 2 位地址、4 位输出的二极管 ROM容量就是 4×416 位不是 16 字节也不是 16 个字。这个换算错误在批改作业时出现的频率高得离谱。存取时间是从给出地址到数据稳定输出所需的时间。教材提到一些高速存储器做到 10ns 左右这是量级参考不是让你背具体数值。真正要在题目里用的是相对关系SRAM 比 DRAM 快双极型比 MOS 快容量越大的片子往往地址译码链越长、存取时间越长。功耗和集成度往往是同一枚硬币的两面。CMOS 静态功耗低才能把容量做上去双极型速度快但单元功耗大容量上不去。选型时不要孤立看某一个指标容量、速度、功耗、成本四个量之间永远在做交换。维度SRAMDRAM存储单元六管双稳态触发器一管一电容刷新不需要需要2ms 内扫一遍读出非破坏性破坏性需重写速度快较慢集成度低高功耗较大较小典型位置缓存主存再把 ROM 和 RAM 横过来比一次维度ROMRAM读写能力正常只读随时读写断电保持保持丢失结构复杂度简单较复杂典型用途固定程序、常量表、逻辑函数运行数据、中间结果这两张表能解决选择题和填空题但决定大题的是下一章的读图和再下一章的扩展接线。3. 二极管 ROM 到快闪存储矩阵的读图规则与四种可编程路线3.1 三段结构地址译码器、存储矩阵、输出缓冲器ROM 内部就三块讲义里的框图标得很清楚逐个说。地址译码器把 n 位地址代码翻译成 2^n 根字线中的一根有效。2 位地址就是 4 根字线 W0~W33 位就是 8 根。字线也叫行线它决定“这一次选中的是哪一行存储单元”。译码器常见用二极管与门、与非门或者 MOS 门实现本质是一个最小项发生器第 i 根字线有效等价于输入地址等于 i。存储矩阵是真正放数据的地方由字线和位线交叉点上的器件构成。字数乘位数就是矩阵里存储单元的个数。位线也叫数据线D0~D3 就是 4 位输出几根位线决定字长。输出缓冲器有两个作用提高带负载能力以及用三态控制把输出接到系统总线上。讲义里用低电平有效的 EN 信号控制三态门EN 为 0 时数据才出现在输出端EN 为 1 时输出高阻不干扰总线。读一次数据的完整链条是地址加到译码器输入端译码器拉高对应字线该字线上挂的器件改变位线电平缓冲器整形并三态输出。这条链条里任何一环接错读出来都是错的所以读图要从字线开始不要从输出端倒推。3.2 二极管 ROM 读图交叉点上的二极管就是 1讲义用 2 位地址、4 位输出的二极管 ROM 做例子这个例子值得逐根线走一遍。地址译码器由 4 个二极管与门构成。A1、A0 是地址线每个与门对应一个地址组合输出接到 W0~W3 四根字线。任一时刻只有一根字线为高其余为低。存储矩阵由二极管或门构成。位线通过电阻接地字线和高电平之间跨接二极管。当某根字线为高时挂在这根字线上、又连到某根位线的二极管导通把那根位线拉高该位输出 1没有二极管的位置位线保持低电平输出 0。所以判断规则只有一句字线与位线的交叉点上画了二极管就是 1没画就是 0。简化画法把电阻、缓冲器和电源符号都省掉只在有二极管的位置打一个点。读这种图时先确认点代表的是“有器件”还是“有连接”不同版本的教材约定可能不同这一章用的是“有点即有二极管”。举个读图示例地址从 00 到 11 依次选中 W0~W3假设矩阵内容如下地址 A1A0字线D3D2D1D000W0011001W1100110W2001111W31100读法就是逐行看交叉点W本文还有配套的精品资源点击获取