简介这份计算机组成原理课后习题答案面向学习唐朔飞《计算机组成原理》的高校学生与考研复习者聚焦教材各章习题缺少系统参考解答的痛点可用于课后自测、期末梳理与概念查漏补缺。压缩包内仅含1个docx文档整体约7.8MB内容按教材章节组织涵盖计算机系统层次结构、高级语言与机器语言关系、组成与体系结构区别、冯·诺依曼模型特点、硬件五大部件及主要技术指标并对主机、CPU、主存、存储单元、存储字长等易混概念作出辨析。文档还包含指令信息流程等典型题目的解答思路便于读者对照教材逐题核对理解答题逻辑而非只记结论。目前已有25711人学习适合需要系统复习计算机硬件基础、建立知识框架的读者使用。1. 卷面真相概论题像送分计算题才是分层线计算机组成原理这门课的课后题最反直觉的一点是概论那几道简答看着最像送分题实际是阅卷人最愿意扣分的地方。五级层次少写一级、组成和体系结构说反、冯·诺依曼特点只背出四条都是常见画面。真正拉开差距的反而是后面三类计算总线带宽、存储器芯片片数、DRAM 刷新间隔——模型固定单位一错就全错。这本经典教材第三版的课后题恰好把这几条线都铺全了概论定义、总线结构、存储器扩展、指令信息流。下面按考点模块拆每个模块给可背的答题句式、可套的计算步骤以及追问时最容易被问住的点。2. 概论与指令流程五级层次、冯·诺依曼、STA/ADD 信息流怎么答2.1 五级层次与三种语言采分点在“谁解释谁”这道题最大的误区是把五个层级的名字背得滚瓜烂熟却说不出层与层之间的关系。阅卷人要看的是“由下至上、逐级支撑”这个结构以及每一级背后站着谁——硬件、微程序、操作系统还是编译程序。答题时先把“五级以上”这个前提说出来再逐级点名最后补一句“每一级都能进行程序设计”分数基本就稳了。层级由谁支撑或解释面向的语言第一级 微程序机器级微指令由硬件直接执行微指令第二级 传统机器级用微程序解释机器指令机器指令第三级 操作系统级用机器语言程序解释作业控制语句作业控制语句第四级 汇编语言机器级汇编程序支持并执行汇编语言第五级 高级语言机器级各种高级语言编译程序支持并执行高级语言第六级 应用语言机器级面向问题的应用语言处理程序应用语言三种语言的差别答题要落在“可识别性”和“翻译成本”上。机器语言是硬件能够直接识别的二进制指令代码写起来最痛苦但执行最直接汇编语言是机器语言的符号表示指令基本一一对应只是把人从二进制里解放出来高级语言面向算法、接近自然语言但必须经过编译或解释才能落地。联系是一条单向的翻译链高级语言源程序先翻译成汇编语言再由汇编程序汇编成机器语言目标程序最后才被硬件执行。这里有个小坑——不少人答成“高级语言直接编译成机器语言”在分层模型的语境下就丢了一句关键过渡。2.2 计算机组成与体系结构一句“程序员能不能看见”定边界这两概念是简答题里的高频混淆项答反了基本零分。判断标准只有一条程序员写机器语言程序时能不能感知到。能感知的属于体系结构感知不到、被硬件藏起来的实现细节属于组成。维度计算机体系结构计算机组成定义程序员所见到的计算机系统属性概念性的结构与功能特性如何实现体系结构所体现的属性典型内容指令集、数据类型、存储器寻址技术、I/O 机理具体采用什么部件、什么时序、什么总线结构可见性对程序员可见对程序员透明回答的问题做什么怎么做答题句式可以固定成三句体系结构是“程序员看得见的那一层”组成是“工程师藏在下面的那一层”同一个体系结构可以用不同的组成去实现凡是题目里出现“对程序员透明”基本可以直接归到组成。这类题最忌讳举例举成“CPU 和内存”那是部件不是属性说了等于没说。2.3 冯·诺依曼五特点、硬件框图与七项技术指标冯·诺依曼计算机的特点按顺序答六条少一条就少一个采分点计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成指令和数据以同等地位存放在存储器内并可按地址访问指令和数据均用二进制表示指令由操作码和地址码两部分组成操作码表示操作性质地址码给出操作数在存储器中的位置指令在存储器中顺序存放通常顺序执行特定条件下可根据运算结果或条件改变执行顺序机器以运算器为中心输入输出设备与存储器之间的数据传送通过运算器完成。最后一条要留个心眼这是原始冯·诺依曼结构的表述现代计算机已经改成以存储器为中心I/O 与主存之间可以直接传送。答题时先按原模型答再补一句“现代机器已演变为以存储器为中心”反而是加分项说明你不是死背。硬件框图题要求画出五大部件并说明作用作用描述要准确到“指挥”“运算”“存储程序控制”这种关键词控制器是整机指挥中心使各部件自动协调工作运算器完成算术运算和逻辑运算存储器存放程序和数据是“存储程序控制”的基础输入设备把人们熟悉的信息形式转换成计算机能接受和识别的形式输出设备把处理结果转换成人类或其他设备能接收的形式。七项技术指标要能一句话解释清楚别只写名词。机器字长是 CPU 一次能处理的数据位数通常与寄存器位数有关字长越长表示范围越大、精度越高数据通路宽度是数据总线一次能并行传送的数据位数存储容量是能存储信息的最大容量通常按字节衡量分主存容量和辅存容量运算速度用 MIPS、MFLOPS 或 CPI 衡量CPU 执行时间指对特定程序的执行时间主频是机器内部主时钟的运行频率吞吐量是流入、处理和流出系统的信息速率主要取决于主存的存取周期响应时间是系统对特定事件的响应时间比如实时响应外部中断的时间。这套指标在后面的总线带宽、存储器带宽题里会反复出现先把口径记死。2.4 指令与数据的区分以及取指、分析、执行三阶段“指令和数据都在存储器里机器怎么区分”是典型的面试追问。标准答案两条一是靠时间段取指令阶段或取指微程序取出的是指令执行指令阶段或相应微程序取出的是数据二是靠地址来源由程序计数器 PC 提供的存储单元地址取出的是指令由指令地址码部分提供的存储单元地址取出的是操作数。两条都答到才算完整只答“靠 PC”会被追问“那操作数地址从哪来”。指令执行过程分三个阶段每个阶段的任务要用一句话说清。取指阶段根据 PC 中的值从程序存储器读出现行指令送到指令寄存器分析阶段把操作码取出译码分析指令性质若需要操作数则寻找操作数地址执行阶段取出操作数按操作码性质对操作数进行操作。程序执行的过程实质就是逐条指令重复这三个阶段直到停机指令或循环等待指令。这里常被扣分的是把“分析阶段”写成“译码阶段”就收尾漏了“形成操作数地址”这半句。2.5 STA M 与 ADD M 的信息流程以及寄存器位数推算信息流程题考的是寄存器传送语言写得规不规范箭头方向、读写信号、先后顺序都算分。存数指令和执行加法指令的取指阶段完全一样区别只在执行阶段。STA MM 为主存地址的完整流程取指PC→MARMAR→MM读MM→MDRMDR→IROP(IR)→CU形成地址Ad(IR)→MAR写主存ACC→MDRMDR→MMWRADD M 的完整流程取指同上五步不变形成地址Ad(IR)→MAR发 RD取操作数MM→MDRMDR→X运算(ACC)(X)→ALUALU→ACC提示这两道题最常见的错误是把 ADD M 的结果再写回主存。加法指令的结果留在累加器 ACC 里只有存数指令才发 WR 写回。另外 STA M 里“ACC→MDR”必须排在“Ad(IR)→MAR”之后顺序反了地址还没准备好流程就断了。寄存器位数推算考的是地址线和数据线的口径。设主存容量 256M×32 位且指令字长、存储字长、机器字长相等存储单元个数是 256M即 2 的 28 次方所以 MAR 和 PC 都是 28 位每个单元 32 位所以 MDR、IR、ACC、X 都是 32 位。import math units 256 * 1024 * 1024 # 256M 个存储单元 print(math.log2(units)) # 28.0 - MAR、PC 的位数 print(32) # 字长 32 位 - MDR、IR、ACC、X 的位数这段代码只做一件事把“单元个数”换算成“地址位数”。参数 units 是存储单元总数而不是总位数这是最容易搞错的地方——有人拿 256M×32 的总位数去取对数算出来 33 位直接翻车。记住地址线位数只看有多少个单元数据线位数才看每个单元多少位。2.6 概论里的开放题摩尔定律和三类应用怎么写不空摩尔定律那道题按三层答谁提出的、内容是什么、为什么不能永远生效。内容是微芯片上集成的晶体管数目约每三年翻两番失效原因是受物理极限制约晶体管的线宽已经做到 0.05 微米量级再往下逼近工艺和物理边界。答题时不要说“技术会一直进步”要落到“物理极限”这个具体理由上。应用类题目记住每类三个例子即可别展开成小作文。网络技术对应电子商务、网络教育、敏捷制造人工智能对应模式识别与图像处理、文字语音识别与翻译、专家系统、机器人多媒体技术对应远程教育、视频会议、IP 电话、VR/AR、虚拟游戏。这类题阅卷标准是“例子对、分类清”写太多反而容易把不相关的塞进去。3. 总线三种判优、四种通信和带宽计算3.1 总线分类与地址线、数据线、控制线的方向总线是连接多个部件的信息传输线是各部件共享的传输介质。传输特点两句话某一时刻只允许一个部件向总线发送信息但多个部件可以同时从总线上接收相同的信息。为了减轻总线负载各种 I/O 设备要通过 I/O 接口接在总线上而且还要通过三态门挂在总线上没有数据交换时置成高阻态——这句“三态门加高阻态”是采分关键词漏了就等于没答到负载问题。按连接部件不同分三类片内总线、系统总线、通信总线。系统总线是连接 CPU、主存、I/O 各部件的传输线按传输信息不同又分三组方向必须答对线组方向根数决定什么地址线单向根数越多寻址空间越大即 CPU 能访问的存储单元个数越多数据线双向根数与存储字长相同是机器字长的整数倍控制线双向决定控制信号的种类和数量四种总线结构按“单、双、三、四”顺序答。单总线把 CPU、主存、I/O 都挂在一组总线上结构简单但极易形成瓶颈不允许两个以上部件同时传送双总线把速度较低的设备分离出去形成主存总线与 I/O 总线中间的通道是具有特殊功能的处理器CPU 把一部分功能下放给通道系统吞吐能力可以相当大三总线分成主存总线、I/O 总线和 DMA 总线DMA 总线让高速外设与主存直接交换信息四总线在三总线基础上再加一条高速总线让高速设备自身工作很少依赖处理器。3.2 判优控制三种集中式方式的横向对比多个主设备同时要用总线时必须由总线控制器的判优、仲裁逻辑按优先级确定谁先用。这道题几乎必然以表格或对比形式出现答题要抓住四个维度控制线数量、优先级是否可变、响应速度、对电路故障的敏感程度。方式控制线优先级响应速度故障敏感性链式查询少只需几根固定离控制器越近越高较慢最敏感一处断链后面全瘫计数器定时查询增加一组设备地址线可由程序设置也可循环中等不如链式敏感独立请求每个设备一对请求/授权线最多灵活可编程改变最快各设备独立影响最小结论要背死响应时间最快的是独立请求方式对电路故障最敏感的是链式查询方式控制线最多的是独立请求方式。答题时先给结论再解释比先铺垫再总结更容易被看到。3.3 同步、异步、半同步、分离式四种通信方式怎么区分同步通信由统一时钟控制控制方式简单、灵活性差当各部件工作速度差异较大时总线工作效率明显下降适合速度差别不大的场合。异步通信没有统一时钟部件间采用应答方式联系控制较同步复杂但灵活性高速度差异大时反而有利于提高效率。异步通信的应答关系分三种互锁不互锁是请求和回答都不等对方撤销半互锁是请求方等回答回答方不等请求撤销全互锁是双方都等对方撤销再撤自己的信号。画图题要标清请求线和回答线的先后沿只写名字不画时序基本拿不到分。半同步通信是两者的折中所有地址、命令、数据信号的发出时间严格参照系统时钟的某个前沿开始接收方用系统时钟后沿判断识别同时增设一条“等待WAIT”响应信号线用插入时钟等待周期的办法协调速度差异。它的优点是控制比异步简单、可靠性较高缺点是对系统时钟频率不能要求太高整体速度不是很高。分离式通信的特点是四个“不”各模块欲占用总线都必须提出申请得到使用权后在规定时间内向对方传送信息采用同步方式不再等待对方回答各模块准备数据的过程中不占用总线总线可以接受其他模块请求总线被占用时都在做有效工作不存在空闲等待时间。主要用于大型计算机系统。3.4 带宽、波特率、比特率的计算题演练总线带宽的计算模型只有一个单位时间内总线上传输数据的位数等于每个传输周期传送的位数除以传输周期。题目变来变去无非是给你时钟频率、时钟周期数、数据位数这三个量中的两个。# 题1时钟频率 8MHz一个总线周期等于一个时钟周期并行传送 16 位 f 8e6 bits 16 print(bits * f / 1e6) # 128.0 Mbps # 题232 位总线时钟 66MHz最短传输周期为 4 个时钟周期 bits2, f2, cycles 32, 66e6, 4 print(bits2 * f2 / cycles / 1e6) # 528.0 Mbps # 题3串行帧 1 起始位 8 数据位 1 校验位 2 终止位每秒 120 个字符 frame 1 8 1 2 print(frame * 120) # 1440 bps波特率 print(8 * 120) # 960 bps比特率第一题的关键是“一个总线周期等于一个时钟周期”所以传输周期就是 1/8M 秒带宽 16÷(1/8M)128Mbps。第二题先算传输周期 4/66M 秒再拿 32 位去除得 528Mbps追问“怎么提高数据传输率”时答三条提高总线时钟频率、增大总线宽度、减少传输周期包含的时钟周期个数。第三题是概念题伪装成计算题。波特率按整帧位数算一帧 12 位、每秒 120 帧得 1440bps比特率只算有效数据位8×120960bps。两者不相等的原因是有 4 位是起始、校验、终止这类开销。答题时要把“波特率是码元传输速率、比特率是有效数据速率”这句话写出来否则数字对了也可能被判概念不清。3.5 总线标准、即插即用与双向总线设计总线标准可视为系统与各模块、模块与模块之间的一个互连的标准界面这个界面对两端模块都是透明的任一方只需按标准完成自身接口的功能要求无须了解对方接口与总线的连接要求。作用分软硬件两头说硬件上使各模块的接口芯片设计相对独立软件上有利于接口软件的模块化设计。常考的标准按顺序列ISA、EISA、VESAVL-BUS、PCI、AGP、RS-232C、USB。即插即用指扩展卡插入系统便可工作PCI 设备配有存放设备具体信息的寄存器供 BIOS 和操作系统层软件自动配置PCI 和 USB 都具备这一特点。双向传送的总线逻辑图答法是在总线的两端分别配置三态门由控制信号决定哪一端驱动、哪一端接收不驱动时置高阻。这类画图题只要把三态门的方向和使能信号标清楚一般不会扣分。寄存器传送设计题用 74 系列芯片实现 D 同时送 A、B、C的套路是由一个控制信号 T 打开三态门把 D 寄存器内容送上总线再用一个 cp 脉冲同时打入 A、B、C 三个寄存器。第二问按时序拆T0 时刻 D→总线T1 时刻总线→AT2 时刻 A→总线T3 时刻总线→B于是三态门 1 受 T0T1 控制三态门 2 受 T2T3 控制。答题时把时序波形和使能逻辑对应写出来比只画图更容易拿满。4. 存储器芯片扩展、刷新与带宽三道计算4.1 存储器概念群与两级层次结构概念解释题要成组背孤立背一个必然混。主存存放正在执行的程序和数据CPU 可直接随机读写速度较高辅存存放暂不执行的程序和数据以及需要永久保存的信息Cache 介于 CPU 和主存之间解决速度不匹配。半导体存储器按工艺分RAM 是随机存取存储器主要用作主存SRAM 是静态随机存储器DRAM 是动态随机存储器ROM 是掩膜式只读存储器由芯片制造商制造时写入之后只能读出PROM 由用户一次性写入EPROM 可擦除可编程用某种方法擦除后可多次重写EEPROM 是电擦写可编程CDROM 是只读型光盘Flash Memory 是闪速存储器。按速度、容量、价格三个维度排序结论是一致的速度由高到低是寄存器、Cache、主存、硬盘容量由小到大也是这个顺序价格/位由高到低还是这个顺序。答题时把“三者同向变化”这句话点出来比列三行更清楚。层次结构体现在两个层次上。Cache-主存层次对 CPU 访存起加速作用使 CPU 访存速度接近 Cache而寻址空间和位价接近主存主存-辅存层次起扩容作用使程序员看到的容量和位价接近辅存速度接近主存。两个层次的调度对程序员都是透明的Cache 与主存之间的信息调度全部由硬件自动完成主存与辅存之间广泛采用虚拟存储技术由软硬件配合完成虚拟地址空间到物理地址空间的转换。4.2 存取周期、存取时间与存储器带宽存取时间只包含完成一次操作的时间存取周期还要加上操作后线路的恢复时间即存取周期存取时间恢复时间。这个差别是简答题的送分点也是计算题的隐藏条件——题目给“存取周期 200ns”时不要再去减恢复时间。带宽计算数据总线宽度 32 位、存取周期 200ns带宽(1/200ns)×32 位160M 位/秒20MB/秒5M 字/秒。三个单位之间的换算要写全因为阅卷时常按“是否换算成字节”给步骤分。注意这里的字长是 32 位不是 16 位字和字节别混。4.3 寻址范围按字编址和按字节编址差在哪机器字长 32 位、存储容量 64KB按字节编址的寻址范围就是 64K按字编址则要先算有多少个字64KB÷32 位(64×1024×8)÷3216K。区别的根源是编址单位不同——按字节编址一个地址对应 8 位按字编址一个地址对应一个机器字。提示这类题先统一单位再除。容量给的是字节字长给的是位中间必须乘 8 或除 8直接拿 64K 除以 32 是典型翻车点。4.4 芯片扩展片数、地址线数据线和逻辑框图片数计算只有一个公式总片数总容量÷单片容量但要把“位扩展”和“字扩展”分开算再相乘。以容量 16K×32 位的存储器为例地址线和数据线总和143246 根因为 16K 对应 14 根地址线、32 位对应 32 根数据线。芯片规格计算过程片数1K×4(16K×32)÷(1K×4)16×81282K×88×4324K×44×83216K×11×32324K×84×4168K×82×48total_bits 16 * 1024 * 32 # 总容量按位算 chips { 1K×4: 1 * 1024 * 4, 2K×8: 2 * 1024 * 8, 4K×4: 4 * 1024 * 4, 16K×1: 16 * 1024 * 1, 4K×8: 4 * 1024 * 8, 8K×8: 8 * 1024 * 8, } for name, cap in chips.items(): print(name, total_bits // cap) # 依次得 128、32、32、32、16、8这段代码的价值在于统一口径先把总容量和单片容量都换算成“位”再相除避免有人用 16K 去除 1K×4 得到 16 就交卷。参数 cap 是单片的总位数不是字数这是最容易漏的一步。逻辑框图题按“总体—页面—组”三级画。以 1024×4 位芯片组成 64K×8 位存储器为例总片数(64K×8)÷(1024×4)64×2128 片页面容量64K×8÷416K×8 位组容量16K×8÷161K×8 位组内片数1K×8÷1K×42 片两片 1K×4 位芯片位并联成 1K×8 位。答题要把三级的容量、片数、地址分配都写出来只写“128 片”通常拿不到一半分。还有一类反向题一个 64K×8 位的 RAM 芯片有多少个存储基元若要求地址线和数据线总和最小字长怎么选。存储基元总数64K×8512K 位2 的 19 次方。设地址线 a 根、数据线 b 根则 2 的 a 次方乘 b 等于 2 的 19 次方。逐一代入a19、b1 时总和 20a18、b2 时总和也是 20a17、b4 时总和 21a16、b8 时总和 24。所以最小总和是 20且有两种解答。这道题的坑在于“最小”往往只有唯一解这里偏偏有两个只答一种会被扣分。4.5 DRAM 刷新三种方式的间隔怎么算刷新的本质是对 DRAM 定期进行全部重写原因是电容上的电荷会泄漏信息会衰减必须及时补充。三种方式的特点集中式在最大刷新间隔时间内集中安排一段时间刷新存在 CPU 访存死时间分散式在每个读/写周期之后插入一个刷新周期无死时间但刷新过于频繁异步式是前两者的折中。以 8K×8 位 DRAM 芯片、内部排列成 256×256、读/写周期 0.1μs 为例刷新方式计算结果集中刷新刷新间隔 2ms死时间 256×0.1μs25.6μs分散刷新256×(0.1μs0.1μs)51.2μs异步刷新2ms÷256每行约 7.8μs 刷一次整个刷新周期仍为 2ms分散刷新容易算错的地方是“读写周期刷新周期”要加两次因为每个读写周期后都插一个刷新周期。异步刷新最容易答错的是把 7.8μs 当成刷新间隔就完事实际上 2ms 是全部 256 行轮流刷一遍的总时间答题要把两个数都写出来。半导体存储器芯片的译码驱动方式分两种。线选法是地址译码信号只选中同一个字的所有位结构简单但费器材重合法把地址分成行、列两部分译码行、列译码线的交叉点即为所选单元也称矩阵译码可大大节省器材用量是最常用的方式。这题常和“为什么 256×256 排列”连在一起问答案就是重合法省器件。5. 易错点这五类题看着会写下来就丢分5.1 概念题上的两个高频混淆错在哪把计算机组成和计算机体系结构答反或者把“机器字长”和“存储字长”混着用。为什么错这两个概念在中文里都带“结构”“字长”字面看不出区别背的时候又只背了定义没背判据。组成和体系结构的判据是“程序员可见不可见”机器字长是 CPU 一次处理的位数存储字长是一个存储单元存放的二进制位数两者只在“指令字长、存储字长、机器字长相等”这个前提下才数值相同。怎么答对遇到可见性问题先问一句“程序员写机器指令时能不能感知”能就是体系结构不能就是组成。遇到字长问题先看题目说的是 CPU、存储单元还是指令三者分开写题目补了“三者相等”再合并没补就分开。5.2 计算题里的单位与口径陷阱错在哪带宽算成 16Mbps、片数算成 16 片、寻址范围算成 64K 字。为什么错前两个是把“位”和“字节”、“总位数”和“字数”混用第三个是按字节编址和按字编址没看清。带宽题里时钟频率是 8MHz有人直接把 8 乘 16 得 128 却忘了单位是 Mbps 不是 MB/s片数题里 16K×32 除以 1K×4正确是 16×8只算字扩展就是 16 片。怎么答对固定一个顺序先统一单位到“位”再套公式最后换算成题目要求的单位并在答案后面标清楚。片数题永远先写“位扩展倍数×字扩展倍数”再相乘寻址范围题先在草稿上写“编址单位是字节还是字”。5.3 信息流程题里最容易抄漏的一步错在哪ADD M 的最后多写一条“ACC→MDRMDR→MMWR”把加法结果写回主存。为什么错背流程时把 STA M 和 ADD M 的尾部串在一起了。加法指令的结果留在 ACC指令本身不负责写回只有存数指令才有写主存的动作。另外 STA M 里“ACC→MDR”常被写在“Ad(IR)→MAR”前面地址未就绪流程自相矛盾。怎么答对记两句口诀取指阶段两条指令完全一样执行阶段“存数写主存、加法只进 ACC”。落笔时按“取指五步—形成地址—传送数据—读写信号”四段写每段单独成行写一段检查一段再往下。5.4 刷新题里的“间隔”与“周期”混用错在哪异步刷新答成 2ms或者集中刷新答成 25.6μs。为什么错25.6μs 是集中刷新的死时间不是刷新间隔2ms 是异步刷新刷完所有行的总周期不是相邻两行的间隔。两个数都是题面里算出来的位置放错就全错。怎么答对统一按“先定总周期再算单行间隔最后标死时间”三步写。集中式写“间隔 2ms死时间 25.6μs”分散式写“间隔 51.2μs无死时间”异步式写“每行约 7.8μs总周期 2ms”。5.5 框图题只画方框不标信号错在哪存储器扩展图只画了几个方块写“芯片”没有地址线、数据线、片选信号的走向。为什么错这类题按“结构完整性”给分片选怎么译码、地址线怎么分配、数据线怎么并联才是阅卷人找的东西。只画方框等于告诉对方“我知道要用芯片但不知道怎么连”。怎么答对画图前先在草稿上列三行地址线怎么分段高位片选、低位片内、数据线几组并联、读写信号接到哪。图里至少标出 CPU、地址译码器、每组芯片的片选和读写线最后在图下补一句地址分配说明。6. 答题节奏三类题的时间分配和一个自查清单这门课的题有一个特点会做的题写得快不会做的题想十分钟也憋不出来。所以时间分配比知识点更影响最终分数。我的建议是把整张卷子按题型切成三块先扫一遍标出“必得”“可争”“放弃”再按下面的顺序落笔。题型建议用时占比落笔顺序检查重点概念简答30%先做快速拿分关键词是否齐全是否漏了“透明”“共享”这类判据词框图与流程30%第二做趁脑子清醒箭头方向、读写信号、寄存器顺序计算题40%最后做留足草稿单位、位与字节、周期数与频率概念题不要追求写满追求写全判据。一道“组成与体系结构”的简答写两百字但没有“对程序员透明”这句分数不如写八十字点到判据的。框图题先在草稿上把寄存器传送序列写成一列确认没有断链再誊到卷面比边画边想省时间。计算题一律先写公式再代数字公式对了至少有一半步骤分数字算错不至于全丢。押题方向上带宽、片数、刷新这三个模型几乎年年出现因为它们同时考概念和计算区分度最好。概论的层次结构、冯·诺依曼特点、指令与数据的区分属于稳定考点背熟就能拿。总线判优的三种方式、四种通信方式的对比属于“记住结论就得分”的类型投入产出比最高。倒是那些开放应用题网络技术、人工智能、多媒体背三个例子就够不要在这上面耗时间。有个习惯我后来一直保持每次做完一套课后题不检查答案对不对先检查“我这一步为什么这么写”。有一回算存储器片数我写的是 64 片对答案发现是 128 片翻回去看是位扩展那一半忘了乘。从那以后我每次做片数题都强制走一遍“先算位扩展倍数、再算字扩展倍数、最后相乘”的三步哪怕是看一眼就知道答案的简单题也不跳。这个习惯救过我不止一次。希望帮到你。本文还有配套的精品资源点击获取 
长河君 · 2026/11/2 17:45:53 · 阅读 1.2k 计组课后题考点拆解：概论、总线带宽与存储器扩展计算
简介这份计算机组成原理课后习题答案面向学习唐朔飞《计算机组成原理》的高校学生与考研复习者聚焦教材各章习题缺少系统参考解答的痛点可用于课后自测、期末梳理与概念查漏补缺。压缩包内仅含1个docx文档整体约7.8MB内容按教材章节组织涵盖计算机系统层次结构、高级语言与机器语言关系、组成与体系结构区别、冯·诺依曼模型特点、硬件五大部件及主要技术指标并对主机、CPU、主存、存储单元、存储字长等易混概念作出辨析。文档还包含指令信息流程等典型题目的解答思路便于读者对照教材逐题核对理解答题逻辑而非只记结论。目前已有25711人学习适合需要系统复习计算机硬件基础、建立知识框架的读者使用。1. 卷面真相概论题像送分计算题才是分层线计算机组成原理这门课的课后题最反直觉的一点是概论那几道简答看着最像送分题实际是阅卷人最愿意扣分的地方。五级层次少写一级、组成和体系结构说反、冯·诺依曼特点只背出四条都是常见画面。真正拉开差距的反而是后面三类计算总线带宽、存储器芯片片数、DRAM 刷新间隔——模型固定单位一错就全错。这本经典教材第三版的课后题恰好把这几条线都铺全了概论定义、总线结构、存储器扩展、指令信息流。下面按考点模块拆每个模块给可背的答题句式、可套的计算步骤以及追问时最容易被问住的点。2. 概论与指令流程五级层次、冯·诺依曼、STA/ADD 信息流怎么答2.1 五级层次与三种语言采分点在“谁解释谁”这道题最大的误区是把五个层级的名字背得滚瓜烂熟却说不出层与层之间的关系。阅卷人要看的是“由下至上、逐级支撑”这个结构以及每一级背后站着谁——硬件、微程序、操作系统还是编译程序。答题时先把“五级以上”这个前提说出来再逐级点名最后补一句“每一级都能进行程序设计”分数基本就稳了。层级由谁支撑或解释面向的语言第一级 微程序机器级微指令由硬件直接执行微指令第二级 传统机器级用微程序解释机器指令机器指令第三级 操作系统级用机器语言程序解释作业控制语句作业控制语句第四级 汇编语言机器级汇编程序支持并执行汇编语言第五级 高级语言机器级各种高级语言编译程序支持并执行高级语言第六级 应用语言机器级面向问题的应用语言处理程序应用语言三种语言的差别答题要落在“可识别性”和“翻译成本”上。机器语言是硬件能够直接识别的二进制指令代码写起来最痛苦但执行最直接汇编语言是机器语言的符号表示指令基本一一对应只是把人从二进制里解放出来高级语言面向算法、接近自然语言但必须经过编译或解释才能落地。联系是一条单向的翻译链高级语言源程序先翻译成汇编语言再由汇编程序汇编成机器语言目标程序最后才被硬件执行。这里有个小坑——不少人答成“高级语言直接编译成机器语言”在分层模型的语境下就丢了一句关键过渡。2.2 计算机组成与体系结构一句“程序员能不能看见”定边界这两概念是简答题里的高频混淆项答反了基本零分。判断标准只有一条程序员写机器语言程序时能不能感知到。能感知的属于体系结构感知不到、被硬件藏起来的实现细节属于组成。维度计算机体系结构计算机组成定义程序员所见到的计算机系统属性概念性的结构与功能特性如何实现体系结构所体现的属性典型内容指令集、数据类型、存储器寻址技术、I/O 机理具体采用什么部件、什么时序、什么总线结构可见性对程序员可见对程序员透明回答的问题做什么怎么做答题句式可以固定成三句体系结构是“程序员看得见的那一层”组成是“工程师藏在下面的那一层”同一个体系结构可以用不同的组成去实现凡是题目里出现“对程序员透明”基本可以直接归到组成。这类题最忌讳举例举成“CPU 和内存”那是部件不是属性说了等于没说。2.3 冯·诺依曼五特点、硬件框图与七项技术指标冯·诺依曼计算机的特点按顺序答六条少一条就少一个采分点计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成指令和数据以同等地位存放在存储器内并可按地址访问指令和数据均用二进制表示指令由操作码和地址码两部分组成操作码表示操作性质地址码给出操作数在存储器中的位置指令在存储器中顺序存放通常顺序执行特定条件下可根据运算结果或条件改变执行顺序机器以运算器为中心输入输出设备与存储器之间的数据传送通过运算器完成。最后一条要留个心眼这是原始冯·诺依曼结构的表述现代计算机已经改成以存储器为中心I/O 与主存之间可以直接传送。答题时先按原模型答再补一句“现代机器已演变为以存储器为中心”反而是加分项说明你不是死背。硬件框图题要求画出五大部件并说明作用作用描述要准确到“指挥”“运算”“存储程序控制”这种关键词控制器是整机指挥中心使各部件自动协调工作运算器完成算术运算和逻辑运算存储器存放程序和数据是“存储程序控制”的基础输入设备把人们熟悉的信息形式转换成计算机能接受和识别的形式输出设备把处理结果转换成人类或其他设备能接收的形式。七项技术指标要能一句话解释清楚别只写名词。机器字长是 CPU 一次能处理的数据位数通常与寄存器位数有关字长越长表示范围越大、精度越高数据通路宽度是数据总线一次能并行传送的数据位数存储容量是能存储信息的最大容量通常按字节衡量分主存容量和辅存容量运算速度用 MIPS、MFLOPS 或 CPI 衡量CPU 执行时间指对特定程序的执行时间主频是机器内部主时钟的运行频率吞吐量是流入、处理和流出系统的信息速率主要取决于主存的存取周期响应时间是系统对特定事件的响应时间比如实时响应外部中断的时间。这套指标在后面的总线带宽、存储器带宽题里会反复出现先把口径记死。2.4 指令与数据的区分以及取指、分析、执行三阶段“指令和数据都在存储器里机器怎么区分”是典型的面试追问。标准答案两条一是靠时间段取指令阶段或取指微程序取出的是指令执行指令阶段或相应微程序取出的是数据二是靠地址来源由程序计数器 PC 提供的存储单元地址取出的是指令由指令地址码部分提供的存储单元地址取出的是操作数。两条都答到才算完整只答“靠 PC”会被追问“那操作数地址从哪来”。指令执行过程分三个阶段每个阶段的任务要用一句话说清。取指阶段根据 PC 中的值从程序存储器读出现行指令送到指令寄存器分析阶段把操作码取出译码分析指令性质若需要操作数则寻找操作数地址执行阶段取出操作数按操作码性质对操作数进行操作。程序执行的过程实质就是逐条指令重复这三个阶段直到停机指令或循环等待指令。这里常被扣分的是把“分析阶段”写成“译码阶段”就收尾漏了“形成操作数地址”这半句。2.5 STA M 与 ADD M 的信息流程以及寄存器位数推算信息流程题考的是寄存器传送语言写得规不规范箭头方向、读写信号、先后顺序都算分。存数指令和执行加法指令的取指阶段完全一样区别只在执行阶段。STA MM 为主存地址的完整流程取指PC→MARMAR→MM读MM→MDRMDR→IROP(IR)→CU形成地址Ad(IR)→MAR写主存ACC→MDRMDR→MMWRADD M 的完整流程取指同上五步不变形成地址Ad(IR)→MAR发 RD取操作数MM→MDRMDR→X运算(ACC)(X)→ALUALU→ACC提示这两道题最常见的错误是把 ADD M 的结果再写回主存。加法指令的结果留在累加器 ACC 里只有存数指令才发 WR 写回。另外 STA M 里“ACC→MDR”必须排在“Ad(IR)→MAR”之后顺序反了地址还没准备好流程就断了。寄存器位数推算考的是地址线和数据线的口径。设主存容量 256M×32 位且指令字长、存储字长、机器字长相等存储单元个数是 256M即 2 的 28 次方所以 MAR 和 PC 都是 28 位每个单元 32 位所以 MDR、IR、ACC、X 都是 32 位。import math units 256 * 1024 * 1024 # 256M 个存储单元 print(math.log2(units)) # 28.0 - MAR、PC 的位数 print(32) # 字长 32 位 - MDR、IR、ACC、X 的位数这段代码只做一件事把“单元个数”换算成“地址位数”。参数 units 是存储单元总数而不是总位数这是最容易搞错的地方——有人拿 256M×32 的总位数去取对数算出来 33 位直接翻车。记住地址线位数只看有多少个单元数据线位数才看每个单元多少位。2.6 概论里的开放题摩尔定律和三类应用怎么写不空摩尔定律那道题按三层答谁提出的、内容是什么、为什么不能永远生效。内容是微芯片上集成的晶体管数目约每三年翻两番失效原因是受物理极限制约晶体管的线宽已经做到 0.05 微米量级再往下逼近工艺和物理边界。答题时不要说“技术会一直进步”要落到“物理极限”这个具体理由上。应用类题目记住每类三个例子即可别展开成小作文。网络技术对应电子商务、网络教育、敏捷制造人工智能对应模式识别与图像处理、文字语音识别与翻译、专家系统、机器人多媒体技术对应远程教育、视频会议、IP 电话、VR/AR、虚拟游戏。这类题阅卷标准是“例子对、分类清”写太多反而容易把不相关的塞进去。3. 总线三种判优、四种通信和带宽计算3.1 总线分类与地址线、数据线、控制线的方向总线是连接多个部件的信息传输线是各部件共享的传输介质。传输特点两句话某一时刻只允许一个部件向总线发送信息但多个部件可以同时从总线上接收相同的信息。为了减轻总线负载各种 I/O 设备要通过 I/O 接口接在总线上而且还要通过三态门挂在总线上没有数据交换时置成高阻态——这句“三态门加高阻态”是采分关键词漏了就等于没答到负载问题。按连接部件不同分三类片内总线、系统总线、通信总线。系统总线是连接 CPU、主存、I/O 各部件的传输线按传输信息不同又分三组方向必须答对线组方向根数决定什么地址线单向根数越多寻址空间越大即 CPU 能访问的存储单元个数越多数据线双向根数与存储字长相同是机器字长的整数倍控制线双向决定控制信号的种类和数量四种总线结构按“单、双、三、四”顺序答。单总线把 CPU、主存、I/O 都挂在一组总线上结构简单但极易形成瓶颈不允许两个以上部件同时传送双总线把速度较低的设备分离出去形成主存总线与 I/O 总线中间的通道是具有特殊功能的处理器CPU 把一部分功能下放给通道系统吞吐能力可以相当大三总线分成主存总线、I/O 总线和 DMA 总线DMA 总线让高速外设与主存直接交换信息四总线在三总线基础上再加一条高速总线让高速设备自身工作很少依赖处理器。3.2 判优控制三种集中式方式的横向对比多个主设备同时要用总线时必须由总线控制器的判优、仲裁逻辑按优先级确定谁先用。这道题几乎必然以表格或对比形式出现答题要抓住四个维度控制线数量、优先级是否可变、响应速度、对电路故障的敏感程度。方式控制线优先级响应速度故障敏感性链式查询少只需几根固定离控制器越近越高较慢最敏感一处断链后面全瘫计数器定时查询增加一组设备地址线可由程序设置也可循环中等不如链式敏感独立请求每个设备一对请求/授权线最多灵活可编程改变最快各设备独立影响最小结论要背死响应时间最快的是独立请求方式对电路故障最敏感的是链式查询方式控制线最多的是独立请求方式。答题时先给结论再解释比先铺垫再总结更容易被看到。3.3 同步、异步、半同步、分离式四种通信方式怎么区分同步通信由统一时钟控制控制方式简单、灵活性差当各部件工作速度差异较大时总线工作效率明显下降适合速度差别不大的场合。异步通信没有统一时钟部件间采用应答方式联系控制较同步复杂但灵活性高速度差异大时反而有利于提高效率。异步通信的应答关系分三种互锁不互锁是请求和回答都不等对方撤销半互锁是请求方等回答回答方不等请求撤销全互锁是双方都等对方撤销再撤自己的信号。画图题要标清请求线和回答线的先后沿只写名字不画时序基本拿不到分。半同步通信是两者的折中所有地址、命令、数据信号的发出时间严格参照系统时钟的某个前沿开始接收方用系统时钟后沿判断识别同时增设一条“等待WAIT”响应信号线用插入时钟等待周期的办法协调速度差异。它的优点是控制比异步简单、可靠性较高缺点是对系统时钟频率不能要求太高整体速度不是很高。分离式通信的特点是四个“不”各模块欲占用总线都必须提出申请得到使用权后在规定时间内向对方传送信息采用同步方式不再等待对方回答各模块准备数据的过程中不占用总线总线可以接受其他模块请求总线被占用时都在做有效工作不存在空闲等待时间。主要用于大型计算机系统。3.4 带宽、波特率、比特率的计算题演练总线带宽的计算模型只有一个单位时间内总线上传输数据的位数等于每个传输周期传送的位数除以传输周期。题目变来变去无非是给你时钟频率、时钟周期数、数据位数这三个量中的两个。# 题1时钟频率 8MHz一个总线周期等于一个时钟周期并行传送 16 位 f 8e6 bits 16 print(bits * f / 1e6) # 128.0 Mbps # 题232 位总线时钟 66MHz最短传输周期为 4 个时钟周期 bits2, f2, cycles 32, 66e6, 4 print(bits2 * f2 / cycles / 1e6) # 528.0 Mbps # 题3串行帧 1 起始位 8 数据位 1 校验位 2 终止位每秒 120 个字符 frame 1 8 1 2 print(frame * 120) # 1440 bps波特率 print(8 * 120) # 960 bps比特率第一题的关键是“一个总线周期等于一个时钟周期”所以传输周期就是 1/8M 秒带宽 16÷(1/8M)128Mbps。第二题先算传输周期 4/66M 秒再拿 32 位去除得 528Mbps追问“怎么提高数据传输率”时答三条提高总线时钟频率、增大总线宽度、减少传输周期包含的时钟周期个数。第三题是概念题伪装成计算题。波特率按整帧位数算一帧 12 位、每秒 120 帧得 1440bps比特率只算有效数据位8×120960bps。两者不相等的原因是有 4 位是起始、校验、终止这类开销。答题时要把“波特率是码元传输速率、比特率是有效数据速率”这句话写出来否则数字对了也可能被判概念不清。3.5 总线标准、即插即用与双向总线设计总线标准可视为系统与各模块、模块与模块之间的一个互连的标准界面这个界面对两端模块都是透明的任一方只需按标准完成自身接口的功能要求无须了解对方接口与总线的连接要求。作用分软硬件两头说硬件上使各模块的接口芯片设计相对独立软件上有利于接口软件的模块化设计。常考的标准按顺序列ISA、EISA、VESAVL-BUS、PCI、AGP、RS-232C、USB。即插即用指扩展卡插入系统便可工作PCI 设备配有存放设备具体信息的寄存器供 BIOS 和操作系统层软件自动配置PCI 和 USB 都具备这一特点。双向传送的总线逻辑图答法是在总线的两端分别配置三态门由控制信号决定哪一端驱动、哪一端接收不驱动时置高阻。这类画图题只要把三态门的方向和使能信号标清楚一般不会扣分。寄存器传送设计题用 74 系列芯片实现 D 同时送 A、B、C的套路是由一个控制信号 T 打开三态门把 D 寄存器内容送上总线再用一个 cp 脉冲同时打入 A、B、C 三个寄存器。第二问按时序拆T0 时刻 D→总线T1 时刻总线→AT2 时刻 A→总线T3 时刻总线→B于是三态门 1 受 T0T1 控制三态门 2 受 T2T3 控制。答题时把时序波形和使能逻辑对应写出来比只画图更容易拿满。4. 存储器芯片扩展、刷新与带宽三道计算4.1 存储器概念群与两级层次结构概念解释题要成组背孤立背一个必然混。主存存放正在执行的程序和数据CPU 可直接随机读写速度较高辅存存放暂不执行的程序和数据以及需要永久保存的信息Cache 介于 CPU 和主存之间解决速度不匹配。半导体存储器按工艺分RAM 是随机存取存储器主要用作主存SRAM 是静态随机存储器DRAM 是动态随机存储器ROM 是掩膜式只读存储器由芯片制造商制造时写入之后只能读出PROM 由用户一次性写入EPROM 可擦除可编程用某种方法擦除后可多次重写EEPROM 是电擦写可编程CDROM 是只读型光盘Flash Memory 是闪速存储器。按速度、容量、价格三个维度排序结论是一致的速度由高到低是寄存器、Cache、主存、硬盘容量由小到大也是这个顺序价格/位由高到低还是这个顺序。答题时把“三者同向变化”这句话点出来比列三行更清楚。层次结构体现在两个层次上。Cache-主存层次对 CPU 访存起加速作用使 CPU 访存速度接近 Cache而寻址空间和位价接近主存主存-辅存层次起扩容作用使程序员看到的容量和位价接近辅存速度接近主存。两个层次的调度对程序员都是透明的Cache 与主存之间的信息调度全部由硬件自动完成主存与辅存之间广泛采用虚拟存储技术由软硬件配合完成虚拟地址空间到物理地址空间的转换。4.2 存取周期、存取时间与存储器带宽存取时间只包含完成一次操作的时间存取周期还要加上操作后线路的恢复时间即存取周期存取时间恢复时间。这个差别是简答题的送分点也是计算题的隐藏条件——题目给“存取周期 200ns”时不要再去减恢复时间。带宽计算数据总线宽度 32 位、存取周期 200ns带宽(1/200ns)×32 位160M 位/秒20MB/秒5M 字/秒。三个单位之间的换算要写全因为阅卷时常按“是否换算成字节”给步骤分。注意这里的字长是 32 位不是 16 位字和字节别混。4.3 寻址范围按字编址和按字节编址差在哪机器字长 32 位、存储容量 64KB按字节编址的寻址范围就是 64K按字编址则要先算有多少个字64KB÷32 位(64×1024×8)÷3216K。区别的根源是编址单位不同——按字节编址一个地址对应 8 位按字编址一个地址对应一个机器字。提示这类题先统一单位再除。容量给的是字节字长给的是位中间必须乘 8 或除 8直接拿 64K 除以 32 是典型翻车点。4.4 芯片扩展片数、地址线数据线和逻辑框图片数计算只有一个公式总片数总容量÷单片容量但要把“位扩展”和“字扩展”分开算再相乘。以容量 16K×32 位的存储器为例地址线和数据线总和143246 根因为 16K 对应 14 根地址线、32 位对应 32 根数据线。芯片规格计算过程片数1K×4(16K×32)÷(1K×4)16×81282K×88×4324K×44×83216K×11×32324K×84×4168K×82×48total_bits 16 * 1024 * 32 # 总容量按位算 chips { 1K×4: 1 * 1024 * 4, 2K×8: 2 * 1024 * 8, 4K×4: 4 * 1024 * 4, 16K×1: 16 * 1024 * 1, 4K×8: 4 * 1024 * 8, 8K×8: 8 * 1024 * 8, } for name, cap in chips.items(): print(name, total_bits // cap) # 依次得 128、32、32、32、16、8这段代码的价值在于统一口径先把总容量和单片容量都换算成“位”再相除避免有人用 16K 去除 1K×4 得到 16 就交卷。参数 cap 是单片的总位数不是字数这是最容易漏的一步。逻辑框图题按“总体—页面—组”三级画。以 1024×4 位芯片组成 64K×8 位存储器为例总片数(64K×8)÷(1024×4)64×2128 片页面容量64K×8÷416K×8 位组容量16K×8÷161K×8 位组内片数1K×8÷1K×42 片两片 1K×4 位芯片位并联成 1K×8 位。答题要把三级的容量、片数、地址分配都写出来只写“128 片”通常拿不到一半分。还有一类反向题一个 64K×8 位的 RAM 芯片有多少个存储基元若要求地址线和数据线总和最小字长怎么选。存储基元总数64K×8512K 位2 的 19 次方。设地址线 a 根、数据线 b 根则 2 的 a 次方乘 b 等于 2 的 19 次方。逐一代入a19、b1 时总和 20a18、b2 时总和也是 20a17、b4 时总和 21a16、b8 时总和 24。所以最小总和是 20且有两种解答。这道题的坑在于“最小”往往只有唯一解这里偏偏有两个只答一种会被扣分。4.5 DRAM 刷新三种方式的间隔怎么算刷新的本质是对 DRAM 定期进行全部重写原因是电容上的电荷会泄漏信息会衰减必须及时补充。三种方式的特点集中式在最大刷新间隔时间内集中安排一段时间刷新存在 CPU 访存死时间分散式在每个读/写周期之后插入一个刷新周期无死时间但刷新过于频繁异步式是前两者的折中。以 8K×8 位 DRAM 芯片、内部排列成 256×256、读/写周期 0.1μs 为例刷新方式计算结果集中刷新刷新间隔 2ms死时间 256×0.1μs25.6μs分散刷新256×(0.1μs0.1μs)51.2μs异步刷新2ms÷256每行约 7.8μs 刷一次整个刷新周期仍为 2ms分散刷新容易算错的地方是“读写周期刷新周期”要加两次因为每个读写周期后都插一个刷新周期。异步刷新最容易答错的是把 7.8μs 当成刷新间隔就完事实际上 2ms 是全部 256 行轮流刷一遍的总时间答题要把两个数都写出来。半导体存储器芯片的译码驱动方式分两种。线选法是地址译码信号只选中同一个字的所有位结构简单但费器材重合法把地址分成行、列两部分译码行、列译码线的交叉点即为所选单元也称矩阵译码可大大节省器材用量是最常用的方式。这题常和“为什么 256×256 排列”连在一起问答案就是重合法省器件。5. 易错点这五类题看着会写下来就丢分5.1 概念题上的两个高频混淆错在哪把计算机组成和计算机体系结构答反或者把“机器字长”和“存储字长”混着用。为什么错这两个概念在中文里都带“结构”“字长”字面看不出区别背的时候又只背了定义没背判据。组成和体系结构的判据是“程序员可见不可见”机器字长是 CPU 一次处理的位数存储字长是一个存储单元存放的二进制位数两者只在“指令字长、存储字长、机器字长相等”这个前提下才数值相同。怎么答对遇到可见性问题先问一句“程序员写机器指令时能不能感知”能就是体系结构不能就是组成。遇到字长问题先看题目说的是 CPU、存储单元还是指令三者分开写题目补了“三者相等”再合并没补就分开。5.2 计算题里的单位与口径陷阱错在哪带宽算成 16Mbps、片数算成 16 片、寻址范围算成 64K 字。为什么错前两个是把“位”和“字节”、“总位数”和“字数”混用第三个是按字节编址和按字编址没看清。带宽题里时钟频率是 8MHz有人直接把 8 乘 16 得 128 却忘了单位是 Mbps 不是 MB/s片数题里 16K×32 除以 1K×4正确是 16×8只算字扩展就是 16 片。怎么答对固定一个顺序先统一单位到“位”再套公式最后换算成题目要求的单位并在答案后面标清楚。片数题永远先写“位扩展倍数×字扩展倍数”再相乘寻址范围题先在草稿上写“编址单位是字节还是字”。5.3 信息流程题里最容易抄漏的一步错在哪ADD M 的最后多写一条“ACC→MDRMDR→MMWR”把加法结果写回主存。为什么错背流程时把 STA M 和 ADD M 的尾部串在一起了。加法指令的结果留在 ACC指令本身不负责写回只有存数指令才有写主存的动作。另外 STA M 里“ACC→MDR”常被写在“Ad(IR)→MAR”前面地址未就绪流程自相矛盾。怎么答对记两句口诀取指阶段两条指令完全一样执行阶段“存数写主存、加法只进 ACC”。落笔时按“取指五步—形成地址—传送数据—读写信号”四段写每段单独成行写一段检查一段再往下。5.4 刷新题里的“间隔”与“周期”混用错在哪异步刷新答成 2ms或者集中刷新答成 25.6μs。为什么错25.6μs 是集中刷新的死时间不是刷新间隔2ms 是异步刷新刷完所有行的总周期不是相邻两行的间隔。两个数都是题面里算出来的位置放错就全错。怎么答对统一按“先定总周期再算单行间隔最后标死时间”三步写。集中式写“间隔 2ms死时间 25.6μs”分散式写“间隔 51.2μs无死时间”异步式写“每行约 7.8μs总周期 2ms”。5.5 框图题只画方框不标信号错在哪存储器扩展图只画了几个方块写“芯片”没有地址线、数据线、片选信号的走向。为什么错这类题按“结构完整性”给分片选怎么译码、地址线怎么分配、数据线怎么并联才是阅卷人找的东西。只画方框等于告诉对方“我知道要用芯片但不知道怎么连”。怎么答对画图前先在草稿上列三行地址线怎么分段高位片选、低位片内、数据线几组并联、读写信号接到哪。图里至少标出 CPU、地址译码器、每组芯片的片选和读写线最后在图下补一句地址分配说明。6. 答题节奏三类题的时间分配和一个自查清单这门课的题有一个特点会做的题写得快不会做的题想十分钟也憋不出来。所以时间分配比知识点更影响最终分数。我的建议是把整张卷子按题型切成三块先扫一遍标出“必得”“可争”“放弃”再按下面的顺序落笔。题型建议用时占比落笔顺序检查重点概念简答30%先做快速拿分关键词是否齐全是否漏了“透明”“共享”这类判据词框图与流程30%第二做趁脑子清醒箭头方向、读写信号、寄存器顺序计算题40%最后做留足草稿单位、位与字节、周期数与频率概念题不要追求写满追求写全判据。一道“组成与体系结构”的简答写两百字但没有“对程序员透明”这句分数不如写八十字点到判据的。框图题先在草稿上把寄存器传送序列写成一列确认没有断链再誊到卷面比边画边想省时间。计算题一律先写公式再代数字公式对了至少有一半步骤分数字算错不至于全丢。押题方向上带宽、片数、刷新这三个模型几乎年年出现因为它们同时考概念和计算区分度最好。概论的层次结构、冯·诺依曼特点、指令与数据的区分属于稳定考点背熟就能拿。总线判优的三种方式、四种通信方式的对比属于“记住结论就得分”的类型投入产出比最高。倒是那些开放应用题网络技术、人工智能、多媒体背三个例子就够不要在这上面耗时间。有个习惯我后来一直保持每次做完一套课后题不检查答案对不对先检查“我这一步为什么这么写”。有一回算存储器片数我写的是 64 片对答案发现是 128 片翻回去看是位扩展那一半忘了乘。从那以后我每次做片数题都强制走一遍“先算位扩展倍数、再算字扩展倍数、最后相乘”的三步哪怕是看一眼就知道答案的简单题也不跳。这个习惯救过我不止一次。希望帮到你。本文还有配套的精品资源点击获取