简介这份PDF教程面向电子技术、嵌入式及PCB设计初学者围绕应用电子技术实训教学大纲展开帮助零基础读者建立从原理图到印制电路板的完整设计认知。内容覆盖原理图绘制步骤与操作流程、元件库编辑、PCB元器件封装创建、PCB设计规则与布局布线原则并配有实训项目任务分析与实施过程可对照Altium Designer完成入门练习。资源包共1个文件为PDF文档大小约23.69MB适合作为课程实训或自学查阅的资料。已有3759人学习说明其在入门群体中具有一定参考价值。读者可从中获得较清晰的学习路径、关键概念解释以及实训任务的组织方式便于把软件操作与PCB制作流程串联起来减少初学阶段的盲目摸索。1. 从一份 Altium Designer 10 实训讲义说起PCB 设计制作到底该按什么顺序啃很多人学 pcb设计制作 的路径是反的先装软件再找视频然后在图纸上拖一堆元件连线等到要出板才发现封装没指定、网络没连上、焊盘孔小了。这份 Altium Designer 电路设计入门教程 走的是另一条路。它原本就是一份应用电子技术的实训讲义从教学大纲、学时分配讲起把原理图、元件库、封装库、PCB 布局布线、自制电路板、雕刻机、抄板串成一条完整链路末尾还挂了十一个实训项目和一套电路模块库。适合两类人电学基础打过一点、但没真正从原理图走到实物板的嵌入式方向学生以及从软件转硬件、能看懂电路图但不知道软件里每一步点哪里的工程师。不太适合已经能独立画四层板的人——AD10 的界面和现在版本差得远不少菜单位置已经变了。2. 原理图先行两级放大电路从建工程到编译通过的完整链路原理图这一章是整份讲义里最值得逐字读的部分因为它拿“两级放大电路”当例子把从零到编译通过的全过程走了一遍。放大电路本身不复杂但它是极好的练手对象有分立器件、有电源网络、有信号流向、有跨页连接的可能几乎把原理图阶段会遇到的坑都覆盖了。2.1 为什么必须先建工程再放元件Altium Designer 的工程文件.PrjPCB不是个摆设它是编译和网络分析的容器。原理图文件、PCB 文件、库文件都挂在这个容器下面编译时软件以工程为单位做连接性分析跨图纸的网络标号、端口、电源网络全靠工程这一层来统一。如果散着存文件每个 .SchDoc 都是孤立的编译时找不到跨页引用后面 Design → Update PCB Document 也会因为找不到目标 PCB 而失败。讲义里那句“建议先建立好 PCB 工程文件后再进行原理图的绘制工作”说的就是这件事。我见过有人图省事先画完原理图再补建工程结果把 .SchDoc 拖进工程时路径变了工程里记录的是绝对路径还好一旦换台机器或者改个文件夹名打开就是一片红叉。正确的顺序是新建工程 → 保存工程到空文件夹 → 在工程下新建原理图 → 保存原理图到同一个文件夹。四个动作每一步都别跳。工程文件和原理图文件放同一个目录不要一个在桌面一个在 D 盘后面打包发给别人或者换机器复现时你会感谢自己。2.2 建工程、存工程、挂原理图三步落地第一步File → New → Project → PCB Project。软件会在 Projects 面板里生成一个默认名叫 PCB_Project1.PrjPCB 的空工程此时它还没落盘标题栏上是带星号的。第二步File → Save Project As弹出保存对话框选一个自己建的空文件夹文件名改成有意义的比如 Amp2Stage.PrjPCB。这里有个细节AD10 的保存对话框默认路径是上次用过的位置很容易顺手存到别人的工程目录里养成先看一眼路径的习惯。第三步在 Projects 面板里右键工程名 → Add New to Project → Schematic或者在菜单里 File → New → Schematic。新原理图默认叫 Sheet1.SchDoc同样要 File → Save As 存到工程所在文件夹。文件类型后缀作用存放位置工程文件.PrjPCB组织所有设计文件编译与网络分析的容器项目根目录原理图.SchDoc电气连接关系ERC 的检查对象与工程同目录PCB 文件.PcbDoc物理布局与布线与工程同目录原理图库.SchLib元件符号建议单独 lib 子目录封装库.PcbLib焊盘与丝印建议单独 lib 子目录工程建好之后再看工作环境设置。讲义里给的提醒很实在初学者保持默认暂时不需要改。Design → Document Options 里能改图纸大小、栅格、边框颜色这些属于个人偏好不影响电气正确性。真正影响结果的是栅格对齐——连线时如果栅格设成 100mil元件引脚间距是 100mil 的整数倍线就能落在引脚上栅格设成 25mil 又随手拖线头会差半个栅格编译时冒出一堆“未连接”的警告。2.3 找元件的三条路径装库、搜索、自建库放元件之前必须有库讲义给了三条路径这三条路径对应三种不同场景不是随便挑一个就行。第一条已知元件在哪个库直接装。Design → Add/Remove Library弹出可用库对话框点 Install 找到 .IntLib 或 .SchLib 文件。装完之后库会出现在 Libraries 面板的下拉列表里切换过去就能看到里面的符号。集成库.IntLib的好处是符号和封装绑在一起放进来就自带封装省一步手动指定。第二条不知道元件在哪个库搜。Place → Part弹出放置元件对话框点 Choose 进入浏览库窗口再点 Find 打开库搜索。搜索框里能填三种东西Name元件名、Model Type模型类型比如 Footprint、Library限定在哪个库搜。通配符*代表任意字符?代表单个字符等号开头表示精确匹配。查 74 系列可以填74*查某个具体型号填LM358。搜索结果列表里会显示元件名、所在库、描述。选中一个点 OK元件就粘在鼠标上单击左键放置。这里最容易翻车的是搜索范围——默认只搜已安装的库如果库没装全搜半天搜不到以为是软件坏了。第三条库里根本没有自己建。这条路径放在下一章讲因为建库涉及符号和封装两套东西混在原理图流程里讲容易乱。元件放下去之后双击打开属性对话框。必须改的四项Designator位号R1、C1、U1、Comment型号或参数值、Footprint封装、Value可选。封装那一栏点进去是 Footprint 模型对话框可以从已装库里挑也可以手填“库名:封装名”的格式。这一步偷懒后面 Update PCB 的时候就会收获一堆“Footprint not found”。2.4 连线、属性与编译检查Message 面板怎么读连线用 Place → Wire快捷键 P → W。带十字的光标移到引脚上会出现一个红色叉形标记表示捕捉到了电气连接点单击左键开始拉线到目标引脚再单击一次结束右键或 Esc 退出。讲义特意强调“拉线过程不应一直按住鼠标左键不放”这是 Protel 时代留下的操作习惯AD 里按住左键拖也能连但松开位置不对就会连出斜线后面整理起来很痛苦。除了 WirePlace 菜单里还有 Bus总线、Bus Entry总线入口、Net Label网络标号、Port端口、Power Port电源端口。这几个工具在两级放大电路里未必全用得上但在稍复杂的板子上是刚需网络标号用来代替长距离连线端口用来跨图纸连接电源端口用来统一 VCC 和 GND。讲义那句“Place 里面的工具基本上都要求会用”不是客套话。连完线必须编译。Project → Compile PCB Project xxx.PrjPCB然后打开 System → Messages 面板看结果。消息分三档Error 是硬错误必须改Warning 是警告要判断Fatal 是严重错误通常意味着文件损坏或版本不兼容。常见消息含义处理方向Duplicate Designator两个元件位号重复改位号或 Tools → Annotate 重新编号Floating Net Label网络标号没落在导线上拖动标号让它的锚点贴住导线No Driver某网络没有输出驱动源检查是否漏了电源端口或输出引脚Net has only one pin网络只连了一个引脚补连线或删掉孤立网络Component not found in library元件在当前库中不存在重新装库或改用集成库Warning 里最常见的是“Net has only one pin”多数情况是某根线画了一半或者网络标号拼错了字母。这类问题不会阻止 Update PCB但会在 PCB 里留下一个孤立焊盘板子做回来就是一根悬空的铜箔。编译通过的标准不是“零消息”而是“零 Error”。有 Warning 也要逐条看因为原理图阶段的 Warning 到了 PCB 阶段往往变成 DRC 违规。改完再编译直到 Messages 面板清空或者只剩你能解释清楚的提示才算这一章过关。3. 库与封装符号、焊盘和 1 脚标识怎么才能对得上pcb设计制作 里返工率最高的一环不是布线是库。原理图画得再漂亮封装错了板子做回来元件焊不上整批报废。这份讲义把原理图库和 PCB 封装库分成两节讲顺序是对的先有符号再有封装最后绑定。3.1 符号管电气、封装管落位两者靠引脚号对齐原理图符号和 PCB 封装是同一个器件的两个视图各管一件事。符号管电气连接引脚编号、引脚名称、电气类型决定 ERC 怎么判断这个网络合不合法。封装管物理落位焊盘位置、焊盘尺寸、丝印轮廓决定元件能不能焊上去、会不会跟旁边的东西打架。两者之间的唯一纽带是引脚号。符号里引脚 Designator 是 1、2、3封装里焊盘 Number 也必须是 1、2、3。名字叫什么都无所谓——符号里叫 VCC 的引脚封装里焊盘 1 号只要原理图里 VCC 接的是引脚 1映射就成立。反过来符号引脚是 A、B、C封装焊盘是 1、2、3Update PCB 的时候软件找不到对应关系网络直接丢失板子上所有连到这个器件的线全断。所以自建库有一条铁律先定引脚编号方案符号和封装都按这个方案来。三极管用 1B、2E、3C 还是 1E、2B、3C取决于你用的封装库定下来之后别改。3.2 自建原理图库引脚电气类型别乱设File → New → Library → Schematic Library进入符号编辑器。左侧 SCH Library 面板里已经有一个 Component_1Tools → Rename Component 改成自己的名字。画符号的流程Place → Rectangle 画个矩形当本体Place → Pin 放引脚。放引脚的时候注意方向——引脚有一端是带电气连接点的有个小圆点或者十字那一端朝外另一端贴着矩形边框。放反了连线连不上ERC 会报一片错。双击引脚打开属性要改的字段字段说明常见错误Designator引脚编号对应封装焊盘号随手写成 0、00Name引脚功能名如 VCC、OUT与 Designator 混为一谈Electrical Type电气类型ERC 判断依据全设成 PassiveLength引脚长度默认 30mil改太短导致连线挤在一起Electrical Type 是重点。可选值有 Input、Output、Bidirectional、Passive、Power、Open Collector、Tri-State、Unspecified。ERC 靠这个判断“两个输出脚接在一起”这类冲突。把电源脚设成 PassiveERC 就不会报“电源与地短路”这种致命错误等于把安全网拆了。常见做法是电源和地设 Power信号输入设 Input输出设 Output无源器件电阻电容设 Passive。画完一个符号Tools → Component Properties 里填 Default Designator比如 U?和 Default Comment。这些默认值在放置元件时会自动带出来省得每次手动改。3.3 封装库绘制焊盘孔径、间距与丝印File → New → Library → PCB Library进入封装编辑器。PCB Library 面板里默认有个 PCBCOMPONENT_1右键 Rename 改成封装名比如 DIP8_300mil。画封装的顺序是先算焊盘位置再放焊盘最后画丝印。焊盘位置靠坐标定别靠鼠标目测。Tools → Component Wizard 能按 DIP、SOP、BGA 等模板自动生成但模板给的参数偏保守实际项目里还是要手改。焊盘尺寸有经验公式参数取值方法示例孔径引脚直径 0.2~0.3mm0.5mm 引脚 → 0.8mm 孔焊盘外径孔径 × 1.5~2且单边环宽 ≥ 0.15mm0.8mm 孔 → 1.5~1.8mm 盘排针孔径0.64mm 方针 → 1.0mm 孔2.54mm 排针贴片焊盘长度引脚长度 0.3~0.5mm0805 电阻焊盘长约 1.4mm贴片焊盘宽度引脚宽度 0.1~0.2mm0805 焊盘宽约 1.2mm焊盘间距严格按 datasheet 的 e 值DIP8 的 e 2.54mm丝印线宽0.15mm全部封装统一1 脚标识方形焊盘或丝印缺口不能只靠丝印圆点1 脚标识是最容易糊弄过去、也最容易出事的地方。方形焊盘是最稳的做法——所有焊盘圆形1 号焊盘设成 Rectangular贴片装机的时候一眼能看出来。丝印缺口是辅助如果丝印压到焊盘上厂家做板时会自动削掉压住的部分缺口就没了所以丝印不能当唯一标识。丝印还有一条硬规则不能压焊盘。压了焊盘阻焊开窗会把丝印切掉成品板上一片空白。画完用 Tools → Density Check 或者目视扫一遍。3.4 绑定与核对Update PCB 之前的自检符号和封装都做好之后要绑定。两种方式在 SchLib 里选中元件Tools → Component Properties → Add Footprint填封装名和所属库或者在原理图里双击元件Footprint 那一栏手动填“库名:封装名”。绑定完成后做三项自检通过了再往 PCB 走第一项数引脚。原理图符号有几个引脚封装就有几个焊盘编号一一对应。差一个Update PCB 时那个网络就没了。第二项看封装名拼写。库名和封装名之间用英文冒号分隔大小写敏感。MyLib:DIP8_300mil和MyLib:dip8_300mil在软件眼里是两个东西。第三项确认库已安装且路径有效。工程里引用的库如果被移动或删除编译时会报找不到封装。稳妥做法是把自定义库复制到工程目录下的 lib 子文件夹用相对路径引用整个工程打包发出去也不会断。4. PCB 设计从网络表导入到布线规则的参数取值原理图编译通过接下来是把电气关系搬到物理板上。这一步的核心不是“画得好看”是“规则给对”。规则给错DRC 要么全绿但板子不能用要么满屏红但其实是误报。4.1 板框、层设置与网络表导入先建 PCB 文件Projects 面板右键工程 → Add New to Project → PCB存到工程目录。刚建出来的 PCB 是一张空白画布默认两层Top Layer、Bottom Layer板框还没定。板框画在 Keep-Out Layer 上切到 Keep-Out 层用 Place → Line 画一个闭合矩形全选这四条线Design → Board Shape → Define from selected objects。板框尺寸按机壳或者安装孔来定别随手画。画完切回 Top Layer能看到板子区域被裁出来了外面变灰。层设置看 Design → Layer Stack Manager。双面板常见配置是板厚 1.6mm、铜厚 1oz35μm顶层和底层之间一层 FR-4 芯板。四层板会加电源层和地层这份入门讲义不涉及先不铺开。网络表导入走 Design → Update PCB Document xxx.PcbDoc。弹出的 ECO 对话框里列着一堆待执行操作Add Components、Add Nets、Add Component Classes、Add Rooms。全部勾选点 Execute Changes。执行完所有元件堆在板框外的一个矩形区域Room里用十字光标拖到板框内。这里有两点要注意。一是 ECO 对话框里如果有红色的叉说明某项操作有冲突比如某个封装在库里找不到这时候不要硬点执行先回原理图把问题解决。二是 Room 这个东西AD10 默认会给每个原理图图纸生成一个 Room初学者可以直接删掉 Room 只留元件否则移动元件时会被 Room 约束住。4.2 布局按信号流向分区而不是按好看排布局决定了布线的难度也决定了板子的电磁兼容性。讲义里给的布局原则是通用的先大后小、先难后易、按信号流向排、模拟数字分开、发热元件靠边。落到两级放大电路上具体顺序是第一步定接口。电源座、输入输出排针、调试用的测试点这些位置由机壳和外部接线决定先摆好摆完不动。第二步定核心器件。两级放大电路的核心是两个三极管或者两个运放按信号从左到右的流向排第一级在输入侧第二级在输出侧中间留出走线空间。第三步配外围。偏置电阻贴着对应的三极管放耦合电容顺着信号路径放去耦电容紧贴电源引脚——距离超过 2mm 去耦效果就打折。第四步调。用 Tools → Component Placement → Arrange Within Rectangle 做初步排布再手动微调。微调的标准是飞线ratsnest交叉少、走线短。检查项合格标准不合格的后果去耦电容位置距电源引脚 ≤ 2mm高频噪声滤不掉晶振位置紧贴 MCU下方不走线时钟抖动系统不稳模拟数字分区两地单点连接数字噪声串进模拟通道发热元件靠板边远离电解电容电容加速老化接插件靠板边方向朝外装配时线插不进去丝印方向统一朝上或朝左焊接时看错位号4.3 布线规则线宽、间距、过孔的取值布线之前必须先设规则Design → Rules。规则设错后面手动改每一根线改到怀疑人生。入门阶段要动的规则就四类第一类Electrical → Clearance。默认 10mil这是绝大多数低压数字电路的安全值。如果板子上有 5V 以上的电源电源网络单独建一个 Clearance 规则放到 20mil 以上。第二类Routing → Width。分三档信号线 10mil、电源线 20~30mil、地线用铺铜代替。设置的时候用 Net Class 分组把 VCC 和 GND 归到一个 Power 类里统一给宽度比一根一根改省事。第三类Routing → Via Style。过孔外径 0.6mm、孔径 0.3mm这是国内大多数厂家的常规工艺下限。再小就要加钱而且良率下降。第四类Routing → Routing Layers。双面板只开 Top 和 Bottom其余层关掉否则布线时切到一个不存在的层线画不上去。规则项建议值依据信号线宽10mil (0.254mm)常规工艺载流够用电源线宽20~30mil1A 电流约需 20mil地线铺铜 过孔阵列降低回流路径阻抗线间距10mil5V 以下安全过孔0.6mm / 0.3mm常规工艺下限焊盘与线宽比线宽 ≤ 焊盘宽度一半避免焊接时脱盘丝印与焊盘间距≥ 0.15mm防止阻焊切丝印规则设完开始布线Place → Interactive Routing快捷键 P → T。布线过程中按 Tab 能临时调线宽这个操作很常用——走到电源那段临时加宽走完再切回来。布线顺序有讲究先走电源和地再走关键信号时钟、复位、模拟小信号最后走普通信号。电源地先走是因为它们决定了板子的整体骨架后面所有线都要绕开它们。4.4 DRC 与报表输出BOM 整理脚本布完线跑 Tools → Design Rule Check。报告分两块Rules Violations违规列表和 Constraints约束检查。勾上 Create Report File生成一个 .html 报告用浏览器打开能看到每条违规的规则名、实际值、期望值、涉及的网络。新手最容易犯的错是看到一片红就关掉 DRC眼不见为净。正确做法是先看违规的规则名再判断是真违规还是规则设错了。比如封装焊盘本身的间距就小于 Clearance 值这是规则没给封装留例外改规则就行如果是两根信号线真的挨太近那就是布线问题必须改线。出板前还要导 BOM。Reports → Bill of Materials弹出的对话框里选需要的列Comment、Designator、Footprint、Quantity。导出 CSV 之后同类元件要合并位号手工做很烦。我一般用一个小脚本处理import csv from collections import OrderedDict def merge_bom(src_path, dst_path): 按 (Comment, Footprint) 分组合并同型号元件的位号 groups OrderedDict() # utf-8-sig 兼容 Excel 导出的带 BOM 的 CSV with open(src_path, newline, encodingutf-8-sig) as f: reader csv.DictReader(f) for row in reader: comment row[Comment].strip() footprint row[Footprint].strip() designator row[Designator].strip() key (comment, footprint) groups.setdefault(key, []).append(designator) with open(dst_path, w, newline, encodingutf-8-sig) as f: writer csv.writer(f) writer.writerow([Comment, Footprint, Designator, Quantity]) for (comment, footprint), refs in groups.items(): # 位号按字母数字排序R1,R2,R10 不会排成 R1,R10,R2 refs_sorted sorted(refs, keylambda x: (x.rstrip(0123456789), int(.join(filter(str.isdigit, x)) or 0))) writer.writerow([comment, footprint, ,.join(refs_sorted), len(refs)]) if __name__ __main__: merge_bom(bom_raw.csv, bom_merged.csv)逻辑说明脚本读取 Altium 导出的原始 BOM以“型号 封装”为键分组把同一组的位号合并成一格同时统计数量。排序那段用了“字母前缀 数字后缀”的键避免 R10 排在 R2 前面这种尴尬。参数方面输入文件的表头必须包含 Comment、Designator、Footprint 三列列名大小写要和脚本里一致不一致就改脚本或者改导出模板。输出文件直接给采购或者贴片厂Quantity 那一列就是备料数量。跑完脚本抽查两三行确认合并后的数量跟原理图里的元件总数对得上。对不上就说明有元件的型号或封装填得不规范比如有的写 10K 有的写 10k会被分成两组。5. 避坑与排查五个把板子直接做废的操作这一章全是血泪经验每条都对应一个我在实训场景里见过的真实后果。坑不分大小能让你重做一版板子的都算大坑。5.1 设计与库环节的三个坑坑一编译零错误Update PCB 之后 PCB 里少了好几个元件。现象是 ECO 对话框里 Add Components 那一项是灰的或者数量对不上执行完 PCB 上确实少东西。原因有两个一是原理图元件的 Footprint 栏是空的软件不知道该给它生成什么封装二是填了封装名但当前工程没装对应库或者库名拼错了。解决方法是回原理图逐个双击元件看 Footprint 那一栏用浏览库的方式从列表里挑不要手打。挑完再编译一次看 Messages 里有没有“Footprint not found”。这一步做完再 UpdateECO 里的 Add Components 数量应该等于原理图元件总数。坑二板子做回来元件引脚插不进焊盘孔。现象很直观0.5mm 的引脚配了 0.5mm 的孔公差一叠加就插不进去硬怼要么弯针要么把焊盘顶掉。原因是画封装时把“引脚标称直径”直接当成了“孔径”没留加工余量。钻孔加工有公差沉铜还有厚度孔的实际内径一定比标称小。解决办法是把孔径公式改成“引脚直径 0.2~0.3mm”0.5mm 引脚给 0.8mm 孔0.64mm 方针给 1.0mm 孔。另外单位要统一AD 里同时存在 mil 和 mm 两套单位Q 键切换画封装前先确认当前单位别在 mm 模式下填了个 0.8 以为是 mil。坑三DRC 报了几十条 Clearance 违规目视却看不出哪里短路。现象是报告里全是同一个规则名涉及的网络乱七八糟。原因通常是规则的适用范围写错了。AD 的规则有优先级一条针对“All”的全局规则和一条针对某个 Net Class 的规则同时存在时软件按优先级取第一条匹配的。如果全局规则的间距是 10mil而你有个封装的两个焊盘本来就只隔 8mil那这个封装永远违规。解决办法是先看报告里违规的实际间距值如果实际值跟你设的规则值差很多说明规则没生效去 Rules 里检查作用域Where the First Object Matches和优先级如果实际值就是封装本身的间距那就在规则里给这个封装加一条例外或者换封装。别一上来就全局改成 6mil那是拿整块板的可靠性换一时清净。5.2 出板与实物环节的两个坑坑四原理图改过了PCB 一点没变。现象是明明在原理图上加了个电阻PCB 里死活找不到。原因是改完原理图没重新编译就直接 Update或者 Update 的时候 ECO 对话框里某些项没勾选软件认为“你已经拒绝了这个变更”。正确流程是改原理图 → Project → Compile确认 Messages 里没有新 Error → Design → Update PCB Document → ECO 对话框里逐条核对特别是 Add Components 和 Add Nets 这两类勾选之后点 Execute Changes。如果 ECO 里某条是红色的删除线说明有冲突先解决冲突再执行别硬点。坑五热转印做出来的板子线条断断续续过孔位置还偏了。现象是碳粉转印到覆铜板上之后细线断成几截粗线边缘发毛钻孔对不上焊盘中心。原因有三个打印时没设成 1:1打印机默认“适应页面”会缩放 3%~5%板子越大偏得越多底层打印时没勾镜像转印出来是反的线宽低于打印机分辨率极限600dpi 的激光打印机对 8mil 以下的线就吃力了。解决办法是打印设置里把缩放改成 100%底层勾上 Mirror入门阶段线宽不低于 12mil、间距不低于 12mil。转印温度控制在 150~180℃用熨斗要匀速压别在一个地方停太久碳粉会糊。6. 从设计文件到实物板三种自制方式的边界与一次核对把设计变成实物这份讲义给了五条路描绘法、感光板法、热转印法、丝网印法、感光干膜法外加雕刻机。入门阶段真正用得上的就三条选哪条取决于你的精度要求和设备条件。方式最小线宽双面设备成本适合场景描绘法30mil 以上难极低一支油性笔单面板、教学演示热转印法12mil可做低激光打印机 熨斗单双面板快速验证雕刻机8~10mil可做高需要设备批量小、要求一致性好描绘法适合第一次上手拿油性笔在覆铜板上直接画线三氯化铁腐蚀。它的价值不在精度在让你亲手感受“哪根线该粗、哪根线不能交叉”。热转印是性价比最高的验证手段打印、转印、腐蚀、钻孔四步一下午能出一块板。雕刻机胜在一致性和不用碰腐蚀液但需要生成加工文件对刀、设 Z 轴零点这些操作有学习成本。抄板那部分讲义的思路是先扫描、再描线、再反推原理图。反推出来的原理图必须跟实物核对一遍元件位号对不对、封装对不对、网络连接对不对。我一般会拿万用表蜂鸣档对着反推出来的网络表逐条量通断量到第三条就发现过孔漏标是常事。说个教训。早些年我做完一块板DRC 全绿Gerber 导出直接发厂。板子回来发现一个排针的封装画反了1 脚在左边实物 1 脚在右边飞线飞了六根才救回来。从那以后我每次出板前都强制走一遍“打印装配图对着实物比一遍”的流程不管多简单的板子。希望帮到你。本文还有配套的精品资源点击获取 
长河君 · 2026/11/2 9:16:18 · 阅读 1.2k Altium Designer PCB设计制作全流程：原理图、封装与布线
简介这份PDF教程面向电子技术、嵌入式及PCB设计初学者围绕应用电子技术实训教学大纲展开帮助零基础读者建立从原理图到印制电路板的完整设计认知。内容覆盖原理图绘制步骤与操作流程、元件库编辑、PCB元器件封装创建、PCB设计规则与布局布线原则并配有实训项目任务分析与实施过程可对照Altium Designer完成入门练习。资源包共1个文件为PDF文档大小约23.69MB适合作为课程实训或自学查阅的资料。已有3759人学习说明其在入门群体中具有一定参考价值。读者可从中获得较清晰的学习路径、关键概念解释以及实训任务的组织方式便于把软件操作与PCB制作流程串联起来减少初学阶段的盲目摸索。1. 从一份 Altium Designer 10 实训讲义说起PCB 设计制作到底该按什么顺序啃很多人学 pcb设计制作 的路径是反的先装软件再找视频然后在图纸上拖一堆元件连线等到要出板才发现封装没指定、网络没连上、焊盘孔小了。这份 Altium Designer 电路设计入门教程 走的是另一条路。它原本就是一份应用电子技术的实训讲义从教学大纲、学时分配讲起把原理图、元件库、封装库、PCB 布局布线、自制电路板、雕刻机、抄板串成一条完整链路末尾还挂了十一个实训项目和一套电路模块库。适合两类人电学基础打过一点、但没真正从原理图走到实物板的嵌入式方向学生以及从软件转硬件、能看懂电路图但不知道软件里每一步点哪里的工程师。不太适合已经能独立画四层板的人——AD10 的界面和现在版本差得远不少菜单位置已经变了。2. 原理图先行两级放大电路从建工程到编译通过的完整链路原理图这一章是整份讲义里最值得逐字读的部分因为它拿“两级放大电路”当例子把从零到编译通过的全过程走了一遍。放大电路本身不复杂但它是极好的练手对象有分立器件、有电源网络、有信号流向、有跨页连接的可能几乎把原理图阶段会遇到的坑都覆盖了。2.1 为什么必须先建工程再放元件Altium Designer 的工程文件.PrjPCB不是个摆设它是编译和网络分析的容器。原理图文件、PCB 文件、库文件都挂在这个容器下面编译时软件以工程为单位做连接性分析跨图纸的网络标号、端口、电源网络全靠工程这一层来统一。如果散着存文件每个 .SchDoc 都是孤立的编译时找不到跨页引用后面 Design → Update PCB Document 也会因为找不到目标 PCB 而失败。讲义里那句“建议先建立好 PCB 工程文件后再进行原理图的绘制工作”说的就是这件事。我见过有人图省事先画完原理图再补建工程结果把 .SchDoc 拖进工程时路径变了工程里记录的是绝对路径还好一旦换台机器或者改个文件夹名打开就是一片红叉。正确的顺序是新建工程 → 保存工程到空文件夹 → 在工程下新建原理图 → 保存原理图到同一个文件夹。四个动作每一步都别跳。工程文件和原理图文件放同一个目录不要一个在桌面一个在 D 盘后面打包发给别人或者换机器复现时你会感谢自己。2.2 建工程、存工程、挂原理图三步落地第一步File → New → Project → PCB Project。软件会在 Projects 面板里生成一个默认名叫 PCB_Project1.PrjPCB 的空工程此时它还没落盘标题栏上是带星号的。第二步File → Save Project As弹出保存对话框选一个自己建的空文件夹文件名改成有意义的比如 Amp2Stage.PrjPCB。这里有个细节AD10 的保存对话框默认路径是上次用过的位置很容易顺手存到别人的工程目录里养成先看一眼路径的习惯。第三步在 Projects 面板里右键工程名 → Add New to Project → Schematic或者在菜单里 File → New → Schematic。新原理图默认叫 Sheet1.SchDoc同样要 File → Save As 存到工程所在文件夹。文件类型后缀作用存放位置工程文件.PrjPCB组织所有设计文件编译与网络分析的容器项目根目录原理图.SchDoc电气连接关系ERC 的检查对象与工程同目录PCB 文件.PcbDoc物理布局与布线与工程同目录原理图库.SchLib元件符号建议单独 lib 子目录封装库.PcbLib焊盘与丝印建议单独 lib 子目录工程建好之后再看工作环境设置。讲义里给的提醒很实在初学者保持默认暂时不需要改。Design → Document Options 里能改图纸大小、栅格、边框颜色这些属于个人偏好不影响电气正确性。真正影响结果的是栅格对齐——连线时如果栅格设成 100mil元件引脚间距是 100mil 的整数倍线就能落在引脚上栅格设成 25mil 又随手拖线头会差半个栅格编译时冒出一堆“未连接”的警告。2.3 找元件的三条路径装库、搜索、自建库放元件之前必须有库讲义给了三条路径这三条路径对应三种不同场景不是随便挑一个就行。第一条已知元件在哪个库直接装。Design → Add/Remove Library弹出可用库对话框点 Install 找到 .IntLib 或 .SchLib 文件。装完之后库会出现在 Libraries 面板的下拉列表里切换过去就能看到里面的符号。集成库.IntLib的好处是符号和封装绑在一起放进来就自带封装省一步手动指定。第二条不知道元件在哪个库搜。Place → Part弹出放置元件对话框点 Choose 进入浏览库窗口再点 Find 打开库搜索。搜索框里能填三种东西Name元件名、Model Type模型类型比如 Footprint、Library限定在哪个库搜。通配符*代表任意字符?代表单个字符等号开头表示精确匹配。查 74 系列可以填74*查某个具体型号填LM358。搜索结果列表里会显示元件名、所在库、描述。选中一个点 OK元件就粘在鼠标上单击左键放置。这里最容易翻车的是搜索范围——默认只搜已安装的库如果库没装全搜半天搜不到以为是软件坏了。第三条库里根本没有自己建。这条路径放在下一章讲因为建库涉及符号和封装两套东西混在原理图流程里讲容易乱。元件放下去之后双击打开属性对话框。必须改的四项Designator位号R1、C1、U1、Comment型号或参数值、Footprint封装、Value可选。封装那一栏点进去是 Footprint 模型对话框可以从已装库里挑也可以手填“库名:封装名”的格式。这一步偷懒后面 Update PCB 的时候就会收获一堆“Footprint not found”。2.4 连线、属性与编译检查Message 面板怎么读连线用 Place → Wire快捷键 P → W。带十字的光标移到引脚上会出现一个红色叉形标记表示捕捉到了电气连接点单击左键开始拉线到目标引脚再单击一次结束右键或 Esc 退出。讲义特意强调“拉线过程不应一直按住鼠标左键不放”这是 Protel 时代留下的操作习惯AD 里按住左键拖也能连但松开位置不对就会连出斜线后面整理起来很痛苦。除了 WirePlace 菜单里还有 Bus总线、Bus Entry总线入口、Net Label网络标号、Port端口、Power Port电源端口。这几个工具在两级放大电路里未必全用得上但在稍复杂的板子上是刚需网络标号用来代替长距离连线端口用来跨图纸连接电源端口用来统一 VCC 和 GND。讲义那句“Place 里面的工具基本上都要求会用”不是客套话。连完线必须编译。Project → Compile PCB Project xxx.PrjPCB然后打开 System → Messages 面板看结果。消息分三档Error 是硬错误必须改Warning 是警告要判断Fatal 是严重错误通常意味着文件损坏或版本不兼容。常见消息含义处理方向Duplicate Designator两个元件位号重复改位号或 Tools → Annotate 重新编号Floating Net Label网络标号没落在导线上拖动标号让它的锚点贴住导线No Driver某网络没有输出驱动源检查是否漏了电源端口或输出引脚Net has only one pin网络只连了一个引脚补连线或删掉孤立网络Component not found in library元件在当前库中不存在重新装库或改用集成库Warning 里最常见的是“Net has only one pin”多数情况是某根线画了一半或者网络标号拼错了字母。这类问题不会阻止 Update PCB但会在 PCB 里留下一个孤立焊盘板子做回来就是一根悬空的铜箔。编译通过的标准不是“零消息”而是“零 Error”。有 Warning 也要逐条看因为原理图阶段的 Warning 到了 PCB 阶段往往变成 DRC 违规。改完再编译直到 Messages 面板清空或者只剩你能解释清楚的提示才算这一章过关。3. 库与封装符号、焊盘和 1 脚标识怎么才能对得上pcb设计制作 里返工率最高的一环不是布线是库。原理图画得再漂亮封装错了板子做回来元件焊不上整批报废。这份讲义把原理图库和 PCB 封装库分成两节讲顺序是对的先有符号再有封装最后绑定。3.1 符号管电气、封装管落位两者靠引脚号对齐原理图符号和 PCB 封装是同一个器件的两个视图各管一件事。符号管电气连接引脚编号、引脚名称、电气类型决定 ERC 怎么判断这个网络合不合法。封装管物理落位焊盘位置、焊盘尺寸、丝印轮廓决定元件能不能焊上去、会不会跟旁边的东西打架。两者之间的唯一纽带是引脚号。符号里引脚 Designator 是 1、2、3封装里焊盘 Number 也必须是 1、2、3。名字叫什么都无所谓——符号里叫 VCC 的引脚封装里焊盘 1 号只要原理图里 VCC 接的是引脚 1映射就成立。反过来符号引脚是 A、B、C封装焊盘是 1、2、3Update PCB 的时候软件找不到对应关系网络直接丢失板子上所有连到这个器件的线全断。所以自建库有一条铁律先定引脚编号方案符号和封装都按这个方案来。三极管用 1B、2E、3C 还是 1E、2B、3C取决于你用的封装库定下来之后别改。3.2 自建原理图库引脚电气类型别乱设File → New → Library → Schematic Library进入符号编辑器。左侧 SCH Library 面板里已经有一个 Component_1Tools → Rename Component 改成自己的名字。画符号的流程Place → Rectangle 画个矩形当本体Place → Pin 放引脚。放引脚的时候注意方向——引脚有一端是带电气连接点的有个小圆点或者十字那一端朝外另一端贴着矩形边框。放反了连线连不上ERC 会报一片错。双击引脚打开属性要改的字段字段说明常见错误Designator引脚编号对应封装焊盘号随手写成 0、00Name引脚功能名如 VCC、OUT与 Designator 混为一谈Electrical Type电气类型ERC 判断依据全设成 PassiveLength引脚长度默认 30mil改太短导致连线挤在一起Electrical Type 是重点。可选值有 Input、Output、Bidirectional、Passive、Power、Open Collector、Tri-State、Unspecified。ERC 靠这个判断“两个输出脚接在一起”这类冲突。把电源脚设成 PassiveERC 就不会报“电源与地短路”这种致命错误等于把安全网拆了。常见做法是电源和地设 Power信号输入设 Input输出设 Output无源器件电阻电容设 Passive。画完一个符号Tools → Component Properties 里填 Default Designator比如 U?和 Default Comment。这些默认值在放置元件时会自动带出来省得每次手动改。3.3 封装库绘制焊盘孔径、间距与丝印File → New → Library → PCB Library进入封装编辑器。PCB Library 面板里默认有个 PCBCOMPONENT_1右键 Rename 改成封装名比如 DIP8_300mil。画封装的顺序是先算焊盘位置再放焊盘最后画丝印。焊盘位置靠坐标定别靠鼠标目测。Tools → Component Wizard 能按 DIP、SOP、BGA 等模板自动生成但模板给的参数偏保守实际项目里还是要手改。焊盘尺寸有经验公式参数取值方法示例孔径引脚直径 0.2~0.3mm0.5mm 引脚 → 0.8mm 孔焊盘外径孔径 × 1.5~2且单边环宽 ≥ 0.15mm0.8mm 孔 → 1.5~1.8mm 盘排针孔径0.64mm 方针 → 1.0mm 孔2.54mm 排针贴片焊盘长度引脚长度 0.3~0.5mm0805 电阻焊盘长约 1.4mm贴片焊盘宽度引脚宽度 0.1~0.2mm0805 焊盘宽约 1.2mm焊盘间距严格按 datasheet 的 e 值DIP8 的 e 2.54mm丝印线宽0.15mm全部封装统一1 脚标识方形焊盘或丝印缺口不能只靠丝印圆点1 脚标识是最容易糊弄过去、也最容易出事的地方。方形焊盘是最稳的做法——所有焊盘圆形1 号焊盘设成 Rectangular贴片装机的时候一眼能看出来。丝印缺口是辅助如果丝印压到焊盘上厂家做板时会自动削掉压住的部分缺口就没了所以丝印不能当唯一标识。丝印还有一条硬规则不能压焊盘。压了焊盘阻焊开窗会把丝印切掉成品板上一片空白。画完用 Tools → Density Check 或者目视扫一遍。3.4 绑定与核对Update PCB 之前的自检符号和封装都做好之后要绑定。两种方式在 SchLib 里选中元件Tools → Component Properties → Add Footprint填封装名和所属库或者在原理图里双击元件Footprint 那一栏手动填“库名:封装名”。绑定完成后做三项自检通过了再往 PCB 走第一项数引脚。原理图符号有几个引脚封装就有几个焊盘编号一一对应。差一个Update PCB 时那个网络就没了。第二项看封装名拼写。库名和封装名之间用英文冒号分隔大小写敏感。MyLib:DIP8_300mil和MyLib:dip8_300mil在软件眼里是两个东西。第三项确认库已安装且路径有效。工程里引用的库如果被移动或删除编译时会报找不到封装。稳妥做法是把自定义库复制到工程目录下的 lib 子文件夹用相对路径引用整个工程打包发出去也不会断。4. PCB 设计从网络表导入到布线规则的参数取值原理图编译通过接下来是把电气关系搬到物理板上。这一步的核心不是“画得好看”是“规则给对”。规则给错DRC 要么全绿但板子不能用要么满屏红但其实是误报。4.1 板框、层设置与网络表导入先建 PCB 文件Projects 面板右键工程 → Add New to Project → PCB存到工程目录。刚建出来的 PCB 是一张空白画布默认两层Top Layer、Bottom Layer板框还没定。板框画在 Keep-Out Layer 上切到 Keep-Out 层用 Place → Line 画一个闭合矩形全选这四条线Design → Board Shape → Define from selected objects。板框尺寸按机壳或者安装孔来定别随手画。画完切回 Top Layer能看到板子区域被裁出来了外面变灰。层设置看 Design → Layer Stack Manager。双面板常见配置是板厚 1.6mm、铜厚 1oz35μm顶层和底层之间一层 FR-4 芯板。四层板会加电源层和地层这份入门讲义不涉及先不铺开。网络表导入走 Design → Update PCB Document xxx.PcbDoc。弹出的 ECO 对话框里列着一堆待执行操作Add Components、Add Nets、Add Component Classes、Add Rooms。全部勾选点 Execute Changes。执行完所有元件堆在板框外的一个矩形区域Room里用十字光标拖到板框内。这里有两点要注意。一是 ECO 对话框里如果有红色的叉说明某项操作有冲突比如某个封装在库里找不到这时候不要硬点执行先回原理图把问题解决。二是 Room 这个东西AD10 默认会给每个原理图图纸生成一个 Room初学者可以直接删掉 Room 只留元件否则移动元件时会被 Room 约束住。4.2 布局按信号流向分区而不是按好看排布局决定了布线的难度也决定了板子的电磁兼容性。讲义里给的布局原则是通用的先大后小、先难后易、按信号流向排、模拟数字分开、发热元件靠边。落到两级放大电路上具体顺序是第一步定接口。电源座、输入输出排针、调试用的测试点这些位置由机壳和外部接线决定先摆好摆完不动。第二步定核心器件。两级放大电路的核心是两个三极管或者两个运放按信号从左到右的流向排第一级在输入侧第二级在输出侧中间留出走线空间。第三步配外围。偏置电阻贴着对应的三极管放耦合电容顺着信号路径放去耦电容紧贴电源引脚——距离超过 2mm 去耦效果就打折。第四步调。用 Tools → Component Placement → Arrange Within Rectangle 做初步排布再手动微调。微调的标准是飞线ratsnest交叉少、走线短。检查项合格标准不合格的后果去耦电容位置距电源引脚 ≤ 2mm高频噪声滤不掉晶振位置紧贴 MCU下方不走线时钟抖动系统不稳模拟数字分区两地单点连接数字噪声串进模拟通道发热元件靠板边远离电解电容电容加速老化接插件靠板边方向朝外装配时线插不进去丝印方向统一朝上或朝左焊接时看错位号4.3 布线规则线宽、间距、过孔的取值布线之前必须先设规则Design → Rules。规则设错后面手动改每一根线改到怀疑人生。入门阶段要动的规则就四类第一类Electrical → Clearance。默认 10mil这是绝大多数低压数字电路的安全值。如果板子上有 5V 以上的电源电源网络单独建一个 Clearance 规则放到 20mil 以上。第二类Routing → Width。分三档信号线 10mil、电源线 20~30mil、地线用铺铜代替。设置的时候用 Net Class 分组把 VCC 和 GND 归到一个 Power 类里统一给宽度比一根一根改省事。第三类Routing → Via Style。过孔外径 0.6mm、孔径 0.3mm这是国内大多数厂家的常规工艺下限。再小就要加钱而且良率下降。第四类Routing → Routing Layers。双面板只开 Top 和 Bottom其余层关掉否则布线时切到一个不存在的层线画不上去。规则项建议值依据信号线宽10mil (0.254mm)常规工艺载流够用电源线宽20~30mil1A 电流约需 20mil地线铺铜 过孔阵列降低回流路径阻抗线间距10mil5V 以下安全过孔0.6mm / 0.3mm常规工艺下限焊盘与线宽比线宽 ≤ 焊盘宽度一半避免焊接时脱盘丝印与焊盘间距≥ 0.15mm防止阻焊切丝印规则设完开始布线Place → Interactive Routing快捷键 P → T。布线过程中按 Tab 能临时调线宽这个操作很常用——走到电源那段临时加宽走完再切回来。布线顺序有讲究先走电源和地再走关键信号时钟、复位、模拟小信号最后走普通信号。电源地先走是因为它们决定了板子的整体骨架后面所有线都要绕开它们。4.4 DRC 与报表输出BOM 整理脚本布完线跑 Tools → Design Rule Check。报告分两块Rules Violations违规列表和 Constraints约束检查。勾上 Create Report File生成一个 .html 报告用浏览器打开能看到每条违规的规则名、实际值、期望值、涉及的网络。新手最容易犯的错是看到一片红就关掉 DRC眼不见为净。正确做法是先看违规的规则名再判断是真违规还是规则设错了。比如封装焊盘本身的间距就小于 Clearance 值这是规则没给封装留例外改规则就行如果是两根信号线真的挨太近那就是布线问题必须改线。出板前还要导 BOM。Reports → Bill of Materials弹出的对话框里选需要的列Comment、Designator、Footprint、Quantity。导出 CSV 之后同类元件要合并位号手工做很烦。我一般用一个小脚本处理import csv from collections import OrderedDict def merge_bom(src_path, dst_path): 按 (Comment, Footprint) 分组合并同型号元件的位号 groups OrderedDict() # utf-8-sig 兼容 Excel 导出的带 BOM 的 CSV with open(src_path, newline, encodingutf-8-sig) as f: reader csv.DictReader(f) for row in reader: comment row[Comment].strip() footprint row[Footprint].strip() designator row[Designator].strip() key (comment, footprint) groups.setdefault(key, []).append(designator) with open(dst_path, w, newline, encodingutf-8-sig) as f: writer csv.writer(f) writer.writerow([Comment, Footprint, Designator, Quantity]) for (comment, footprint), refs in groups.items(): # 位号按字母数字排序R1,R2,R10 不会排成 R1,R10,R2 refs_sorted sorted(refs, keylambda x: (x.rstrip(0123456789), int(.join(filter(str.isdigit, x)) or 0))) writer.writerow([comment, footprint, ,.join(refs_sorted), len(refs)]) if __name__ __main__: merge_bom(bom_raw.csv, bom_merged.csv)逻辑说明脚本读取 Altium 导出的原始 BOM以“型号 封装”为键分组把同一组的位号合并成一格同时统计数量。排序那段用了“字母前缀 数字后缀”的键避免 R10 排在 R2 前面这种尴尬。参数方面输入文件的表头必须包含 Comment、Designator、Footprint 三列列名大小写要和脚本里一致不一致就改脚本或者改导出模板。输出文件直接给采购或者贴片厂Quantity 那一列就是备料数量。跑完脚本抽查两三行确认合并后的数量跟原理图里的元件总数对得上。对不上就说明有元件的型号或封装填得不规范比如有的写 10K 有的写 10k会被分成两组。5. 避坑与排查五个把板子直接做废的操作这一章全是血泪经验每条都对应一个我在实训场景里见过的真实后果。坑不分大小能让你重做一版板子的都算大坑。5.1 设计与库环节的三个坑坑一编译零错误Update PCB 之后 PCB 里少了好几个元件。现象是 ECO 对话框里 Add Components 那一项是灰的或者数量对不上执行完 PCB 上确实少东西。原因有两个一是原理图元件的 Footprint 栏是空的软件不知道该给它生成什么封装二是填了封装名但当前工程没装对应库或者库名拼错了。解决方法是回原理图逐个双击元件看 Footprint 那一栏用浏览库的方式从列表里挑不要手打。挑完再编译一次看 Messages 里有没有“Footprint not found”。这一步做完再 UpdateECO 里的 Add Components 数量应该等于原理图元件总数。坑二板子做回来元件引脚插不进焊盘孔。现象很直观0.5mm 的引脚配了 0.5mm 的孔公差一叠加就插不进去硬怼要么弯针要么把焊盘顶掉。原因是画封装时把“引脚标称直径”直接当成了“孔径”没留加工余量。钻孔加工有公差沉铜还有厚度孔的实际内径一定比标称小。解决办法是把孔径公式改成“引脚直径 0.2~0.3mm”0.5mm 引脚给 0.8mm 孔0.64mm 方针给 1.0mm 孔。另外单位要统一AD 里同时存在 mil 和 mm 两套单位Q 键切换画封装前先确认当前单位别在 mm 模式下填了个 0.8 以为是 mil。坑三DRC 报了几十条 Clearance 违规目视却看不出哪里短路。现象是报告里全是同一个规则名涉及的网络乱七八糟。原因通常是规则的适用范围写错了。AD 的规则有优先级一条针对“All”的全局规则和一条针对某个 Net Class 的规则同时存在时软件按优先级取第一条匹配的。如果全局规则的间距是 10mil而你有个封装的两个焊盘本来就只隔 8mil那这个封装永远违规。解决办法是先看报告里违规的实际间距值如果实际值跟你设的规则值差很多说明规则没生效去 Rules 里检查作用域Where the First Object Matches和优先级如果实际值就是封装本身的间距那就在规则里给这个封装加一条例外或者换封装。别一上来就全局改成 6mil那是拿整块板的可靠性换一时清净。5.2 出板与实物环节的两个坑坑四原理图改过了PCB 一点没变。现象是明明在原理图上加了个电阻PCB 里死活找不到。原因是改完原理图没重新编译就直接 Update或者 Update 的时候 ECO 对话框里某些项没勾选软件认为“你已经拒绝了这个变更”。正确流程是改原理图 → Project → Compile确认 Messages 里没有新 Error → Design → Update PCB Document → ECO 对话框里逐条核对特别是 Add Components 和 Add Nets 这两类勾选之后点 Execute Changes。如果 ECO 里某条是红色的删除线说明有冲突先解决冲突再执行别硬点。坑五热转印做出来的板子线条断断续续过孔位置还偏了。现象是碳粉转印到覆铜板上之后细线断成几截粗线边缘发毛钻孔对不上焊盘中心。原因有三个打印时没设成 1:1打印机默认“适应页面”会缩放 3%~5%板子越大偏得越多底层打印时没勾镜像转印出来是反的线宽低于打印机分辨率极限600dpi 的激光打印机对 8mil 以下的线就吃力了。解决办法是打印设置里把缩放改成 100%底层勾上 Mirror入门阶段线宽不低于 12mil、间距不低于 12mil。转印温度控制在 150~180℃用熨斗要匀速压别在一个地方停太久碳粉会糊。6. 从设计文件到实物板三种自制方式的边界与一次核对把设计变成实物这份讲义给了五条路描绘法、感光板法、热转印法、丝网印法、感光干膜法外加雕刻机。入门阶段真正用得上的就三条选哪条取决于你的精度要求和设备条件。方式最小线宽双面设备成本适合场景描绘法30mil 以上难极低一支油性笔单面板、教学演示热转印法12mil可做低激光打印机 熨斗单双面板快速验证雕刻机8~10mil可做高需要设备批量小、要求一致性好描绘法适合第一次上手拿油性笔在覆铜板上直接画线三氯化铁腐蚀。它的价值不在精度在让你亲手感受“哪根线该粗、哪根线不能交叉”。热转印是性价比最高的验证手段打印、转印、腐蚀、钻孔四步一下午能出一块板。雕刻机胜在一致性和不用碰腐蚀液但需要生成加工文件对刀、设 Z 轴零点这些操作有学习成本。抄板那部分讲义的思路是先扫描、再描线、再反推原理图。反推出来的原理图必须跟实物核对一遍元件位号对不对、封装对不对、网络连接对不对。我一般会拿万用表蜂鸣档对着反推出来的网络表逐条量通断量到第三条就发现过孔漏标是常事。说个教训。早些年我做完一块板DRC 全绿Gerber 导出直接发厂。板子回来发现一个排针的封装画反了1 脚在左边实物 1 脚在右边飞线飞了六根才救回来。从那以后我每次出板前都强制走一遍“打印装配图对着实物比一遍”的流程不管多简单的板子。希望帮到你。本文还有配套的精品资源点击获取