1. 项目缘起与整体设计思路工业现场和嵌入式设备之间的通信最怕两件事一是地电位差把收发芯片打坏二是电机、继电器这类负载产生的共模噪声把数据总线搅得乱七八糟。我手头这个项目需求很明确——主控用PIC18F65K40通过SPI总线去读写挂在另一块板子上的传感器和存储器件两块板子之间隔着一段不短的距离而且现场有大功率设备在频繁启停。这种情况下如果直接把两边的 SPI 信号线对接轻则通信误码率飙升重则芯片冒烟。所以核心方案就落在了一颗数字隔离器上MAX14431BAEE。先把这个标题拆开看。MAX14431BAEE 是 Maxim现属 ADI的一款四通道 SPI 数字隔离器专门为 SPI 总线隔离场景设计。它内部集成了四路隔离通道方向配置刚好匹配 SPI 的四根线SCLK、MOSI、MISO、CS。PIC18F65K40 是 Microchip 的一款 8 位单片机带 MSSP 模块硬件 SPI 用起来很顺手工业温度范围也够。把这两者组合起来本质上就是搭一条电气隔离的 SPI 链路让主控和远端从设备之间没有直接的电气连接但数据照样跑得通。为什么选数字隔离器而不是光耦这是很多人第一个会问的问题。传统光耦做隔离速度上不去SPI 想跑到几兆赫兹基本没戏而且光耦的传输延迟大、一致性差多通道之间的时序偏差会让 SPI 时序直接崩掉。MAX14431 这类电容式数字隔离器传输速率能到几十兆赫兹通道间匹配好延迟小功耗也低。对于 SPI 这种对时序敏感的总线数字隔离器几乎是唯一合理的选择。那为什么不用隔离型 SPI 收发器或者带隔离的 ADC 直接替代因为项目里从设备种类多有 SPI Flash、有传感器还有一片需要高速读写的 ADC如果每个都换成隔离型号成本和布线复杂度都会爆炸。用一颗四通道隔离器把整条 SPI 总线隔离掉主控侧和从设备侧各自保持原来的器件选型改动最小这是最经济的做法。整个链路的设计思路可以概括成一句话主控侧保持标准 SPI 主机逻辑隔离器负责把信号“搬”过隔离带从设备侧还原成标准 SPI 从机信号。听起来简单但真正落地时方向配置、电源域划分、片选时序、上拉电阻这些细节每一个都能让你调半天。下面我按实际调试的顺序把关键环节一个个拆开讲。2. 核心器件选型与硬件细节解析2.1 MAX14431BAEE 的通道方向与 SPI 匹配MAX14431 是四通道隔离器但它的四个通道方向不是随便配的。SPI 总线里SCLK、MOSI、CS 都是从主机流向从机只有 MISO 是从从机流回主机。所以隔离器的通道方向必须配成三路正向、一路反向。MAX14431BAEE 这个型号的“BAEE”后缀里就包含了方向配置信息选型时一定要看清楚数据手册里的通道方向表别买成两正两反的版本否则 MISO 那一路就接不通了。我实际拿到的样片通道 A、B、C 是正向从侧 1 到侧 2通道 D 是反向从侧 2 到侧 1。接线时主控侧的 SCLK、MOSI、CS 分别接到侧 1 的 A、B、C 通道输入侧 2 的对应输出接从设备MISO 则从从设备接到侧 2 的 D 通道输入侧 1 的 D 通道输出接回主控的 MISO 引脚。这里有个容易踩的坑侧 1 和侧 2 的电源域必须完全独立侧 1 用主控板的 3.3V侧 2 用从设备板的 3.3V两边的地不能连在一起否则隔离就白做了。2.2 电源与地去耦的实操要点隔离器两侧各需要一个电源而且每侧都要有独立的去耦电容。数据手册推荐每侧电源引脚旁边放一个 0.1μF 的陶瓷电容再并一个 1μF 的储能电容。我一开始只放了 0.1μF结果 SPI 跑到 8MHz 时 MISO 上出现明显的振铃后来补了 1μF 才压下去。原因是隔离器内部电容调制需要瞬时电流单靠 0.1μF 供不上。另外两侧的地平面要分开铺中间留出足够的爬电距离。MAX14431 是 SOIC 窄体封装引脚间距不大如果 PCB 上两侧地铜箔靠得太近隔离耐压会打折扣。我的做法是在隔离器下方把地平面完全断开中间留 2mm 以上的空隙并且不加任何跨接元件。这一点在工业现场尤其重要因为共模电压可能上百伏爬电距离不够就会拉弧。2.3 PIC18F65K40 的 MSSP 配置要点PIC18F65K40 的 MSSP 模块支持 SPI 主从模式做主机时要注意几个寄存器SSP1CON1 里的 SSPM 位设成 0b0000 或 0b0010 选择主模式时钟极性SSP1STAT 里的 CKE 位决定数据在时钟的哪个边沿采样。SPI 模式 0CPOL0CPHA0是最常用的对应 CKE1、CKP0。我一开始 CKE 设错数据整体偏移一位读回来的全是 0xFF查了半天才发现是采样边沿搞反了。时钟频率方面PIC18F65K40 在 64MHz 系统时钟下SPI 主模式最高能到 16MHz。但经过隔离器后实际可用速率会受隔离器传播延迟限制。MAX14431 的传播延迟典型值在 10ns 左右加上从设备的建立保持时间我实测跑到 10MHz 依然稳定再往上 MISO 的采样窗口就开始紧张了。所以最终我把 SPI 时钟定在 8MHz留足余量。3. 隔离 SPI 链路的完整实操过程3.1 硬件连接与上拉电阻配置先把主控板和从设备板的 SPI 引脚都引出来。主控侧RC3 是 SCLKRC4 是 MOSI主机输出RC5 是 MISO主机输入RC6 是 CS。从设备侧对应接 SPI Flash 的 CLK、DI、DO、CS。中间经过 MAX14431 时注意 CS 信号的处理——CS 是低有效隔离后从设备侧的 CS 需要加一个 10kΩ 上拉到从设备侧的 3.3V保证在隔离器上电初始化期间 CS 保持高电平防止误触发。MISO 线上从设备侧的输出是推挽的但隔离器的反向通道输入阻抗较高如果从设备在 CS 无效时 MISO 呈高阻线上会浮空。我的做法是在从设备侧 MISO 上加一个 10kΩ 下拉到地保证空闲时是确定的低电平。主控侧 MISO 则不需要额外上下拉PIC 的输入引脚内部有施密特触发器浮空也不会误触发但为了保险我还是加了一个 10kΩ 上拉。3.2 电源上电顺序与隔离器使能MAX14431 没有独立的使能引脚两侧电源上电顺序理论上不影响器件寿命但会影响通信建立。如果从设备侧电源先上主控侧后上隔离器反向通道在侧 1 无电时输出不确定可能把主控的 MISO 引脚拉低。我的处理办法是主控侧电源和从设备侧电源由同一个使能信号控制通过一个简单的 RC 延时让主控侧先上电 10ms从设备侧再上。这样隔离器正向通道先建立CS 保持高电平从设备不会误动作。实测中我还发现如果两侧电源上升斜率差异太大隔离器内部可能会短暂进入不确定状态表现为 SPI 第一次传输丢一个字节。解决办法是在两侧电源各加一个 100μF 的电解电容把上升时间拉长到几毫秒让隔离器内部电路稳定建立。3.3 SPI 时序参数计算与验证SPI 时序的核心是保证从设备在 SCLK 边沿能正确采样 MOSI以及主控在 MISO 上能采到稳定数据。以 8MHz 时钟为例周期 125ns。MAX14431 的传播延迟最大 15ns从设备 SPI Flash 的建立时间要求 5ns保持时间 5ns。那么主控发出 MOSI 后经过隔离器延迟 15ns 到达从设备从设备在 SCLK 边沿采样时MOSI 已经稳定了 125/2 - 15 47.5ns远大于 5ns 要求没问题。MISO 方向反过来从设备在 SCLK 边沿输出数据经过隔离器延迟 15ns 到达主控主控在下一个边沿采样采样时刻距离数据变化有 125/2 - 15 47.5ns也满足建立保持要求。所以 8MHz 下时序余量很充足。我实际用示波器抓了 SCLK 和 MISO 的波形眼图张开度很好没有明显抖动。3.4 软件初始化与读写测试PIC18F65K40 的 SPI 初始化代码大致如下// SPI 主模式初始化模式 0时钟 Fosc/4 SSP1STAT 0x40; // CKE1数据在时钟上升沿采样 SSP1CON1 0x20; // SSPM0000主模式时钟 Fosc/4 SSP1CON3 0x00; // 不使用高级特性 TRISC3 0; // SCLK 输出 TRISC4 0; // MOSI 输出 TRISC5 1; // MISO 输入 TRISC6 0; // CS 输出 LATC6 1; // CS 初始高读写一个字节的函数uint8_t spi_transfer(uint8_t data) { SSP1BUF data; while (!PIR1bits.SSP1IF); // 等待传输完成 PIR1bits.SSP1IF 0; return SSP1BUF; }测试时先读 SPI Flash 的 JEDEC ID正常应该返回 0xEF 0x40 0x18 之类的值。如果返回全 0 或全 0xFF先查 CS 是否拉低、SCLK 是否有波形、MISO 是否接反。我第一版板子就是把 MISO 和 MOSI 接反了读出来全是 0xFF后来用万用表蜂鸣档对着原理图一根根查才找到。4. 常见问题与排查技巧实录4.1 通信完全无响应的排查顺序遇到 SPI 隔离链路完全不工作我一般按这个顺序查先量两侧电源是否都正常隔离器两侧的 VDD 都要有 3.3V再量 CS 是否在传输时拉低如果 CS 一直高从设备根本不会响应然后量 SCLK 有没有波形如果主控侧有、从设备侧没有说明隔离器正向通道没工作可能是方向接反或电源没上最后量 MISO如果从设备侧有波形、主控侧没有说明反向通道有问题。这个顺序能快速定位问题在隔离器的哪一侧。4.2 数据偶尔出错或误码率高的处理如果通信大部分正常但偶尔出错优先查三个地方一是两侧电源的纹波用示波器交流耦合看如果纹波超过 50mV隔离器内部可能误触发加电容或换 LDO二是 MISO 线上的上下拉电阻如果从设备 MISO 高阻时浮空主控可能采到随机值加下拉解决三是 SPI 时钟频率如果接近隔离器上限降低频率试试我遇到过 12MHz 时误码率 1%降到 8MHz 后完全消失。4.3 隔离耐压与爬电距离的注意事项工业现场共模电压可能很高MAX14431 的隔离耐压是 2.5kVrms1 分钟但这是理想条件下的值。实际 PCB 上如果两侧地平面靠太近或者有灰尘、湿气耐压会下降。我的经验是隔离器下方地平面断开至少 2mm两侧不走任何跨接走线必要时在隔离带开槽。如果现场有更高耐压需求得换更宽爬电距离的封装或加隔离电源模块。4.4 常见问题速查表现象可能原因排查方法解决措施完全无数据电源未上或 CS 未拉低量两侧 VDD 和 CS 电平检查电源和 CS 控制逻辑读回全 0xFFMISO 接反或从设备未响应量 MISO 波形调换 MISO/MOSI 或查从设备读回全 0x00MISO 被拉低或隔离器反向通道坏断开从设备量 MISO查下拉电阻或换隔离器偶发误码电源纹波大或时钟过快示波器看电源纹波加去耦电容或降时钟第一次传输丢字节上电顺序不对查两侧电源上升时间加 RC 延时或大电容5. 实操心得与扩展思路这个项目调下来我最大的体会是隔离 SPI 的难点不在隔离器本身而在两侧电源域和时序的配合。隔离器只是一个信号搬运工它不解决电源问题、不解决上拉问题、不解决时序余量问题。很多人以为接上隔离器就万事大吉结果调几天都调不通问题往往出在电源纹波、上拉电阻缺失或者 CS 时序上。另外一个小技巧如果从设备侧有多个 SPI 器件CS 线可以共用隔离器的一路通道但每个从设备的 CS 要单独从主控引出经过隔离器不同通道。MAX14431 只有四通道如果从设备多可以考虑用两颗隔离器或者选通道数更多的型号。我这个项目只有一个 SPI Flash 和一个传感器四通道刚好够用。后续如果要扩展可以在隔离器两侧各加一个 TVS 管做浪涌保护工业现场雷击浪涌虽然概率低但一旦打坏隔离器整块板子都得换。TVS 选 5V 双向的接在 SPI 信号线和地之间响应速度要快于隔离器的耐受能力。这个成本不高但能显著提升现场可靠性。最后说一个我踩过的坑MAX14431 的侧 1 和侧 2 标记在数据手册里是用 VDD1/VDD2 区分的但实物丝印上只有一个圆点表示 1 脚很容易把两侧搞反。我第一版就是把侧 1 当侧 2 焊了结果正向通道变成反向怎么调都不对。后来养成习惯焊之前先用万用表量一下两侧电源引脚对地的二极管压降确认哪边是哪边再上电。这个动作花不了一分钟但能省下几个小时的调试时间。 
长河君 · 2026/11/2 6:06:04 · 阅读 1.2k PIC18F65K40与MAX14431实现隔离SPI通信的硬件设计与调试
1. 项目缘起与整体设计思路工业现场和嵌入式设备之间的通信最怕两件事一是地电位差把收发芯片打坏二是电机、继电器这类负载产生的共模噪声把数据总线搅得乱七八糟。我手头这个项目需求很明确——主控用PIC18F65K40通过SPI总线去读写挂在另一块板子上的传感器和存储器件两块板子之间隔着一段不短的距离而且现场有大功率设备在频繁启停。这种情况下如果直接把两边的 SPI 信号线对接轻则通信误码率飙升重则芯片冒烟。所以核心方案就落在了一颗数字隔离器上MAX14431BAEE。先把这个标题拆开看。MAX14431BAEE 是 Maxim现属 ADI的一款四通道 SPI 数字隔离器专门为 SPI 总线隔离场景设计。它内部集成了四路隔离通道方向配置刚好匹配 SPI 的四根线SCLK、MOSI、MISO、CS。PIC18F65K40 是 Microchip 的一款 8 位单片机带 MSSP 模块硬件 SPI 用起来很顺手工业温度范围也够。把这两者组合起来本质上就是搭一条电气隔离的 SPI 链路让主控和远端从设备之间没有直接的电气连接但数据照样跑得通。为什么选数字隔离器而不是光耦这是很多人第一个会问的问题。传统光耦做隔离速度上不去SPI 想跑到几兆赫兹基本没戏而且光耦的传输延迟大、一致性差多通道之间的时序偏差会让 SPI 时序直接崩掉。MAX14431 这类电容式数字隔离器传输速率能到几十兆赫兹通道间匹配好延迟小功耗也低。对于 SPI 这种对时序敏感的总线数字隔离器几乎是唯一合理的选择。那为什么不用隔离型 SPI 收发器或者带隔离的 ADC 直接替代因为项目里从设备种类多有 SPI Flash、有传感器还有一片需要高速读写的 ADC如果每个都换成隔离型号成本和布线复杂度都会爆炸。用一颗四通道隔离器把整条 SPI 总线隔离掉主控侧和从设备侧各自保持原来的器件选型改动最小这是最经济的做法。整个链路的设计思路可以概括成一句话主控侧保持标准 SPI 主机逻辑隔离器负责把信号“搬”过隔离带从设备侧还原成标准 SPI 从机信号。听起来简单但真正落地时方向配置、电源域划分、片选时序、上拉电阻这些细节每一个都能让你调半天。下面我按实际调试的顺序把关键环节一个个拆开讲。2. 核心器件选型与硬件细节解析2.1 MAX14431BAEE 的通道方向与 SPI 匹配MAX14431 是四通道隔离器但它的四个通道方向不是随便配的。SPI 总线里SCLK、MOSI、CS 都是从主机流向从机只有 MISO 是从从机流回主机。所以隔离器的通道方向必须配成三路正向、一路反向。MAX14431BAEE 这个型号的“BAEE”后缀里就包含了方向配置信息选型时一定要看清楚数据手册里的通道方向表别买成两正两反的版本否则 MISO 那一路就接不通了。我实际拿到的样片通道 A、B、C 是正向从侧 1 到侧 2通道 D 是反向从侧 2 到侧 1。接线时主控侧的 SCLK、MOSI、CS 分别接到侧 1 的 A、B、C 通道输入侧 2 的对应输出接从设备MISO 则从从设备接到侧 2 的 D 通道输入侧 1 的 D 通道输出接回主控的 MISO 引脚。这里有个容易踩的坑侧 1 和侧 2 的电源域必须完全独立侧 1 用主控板的 3.3V侧 2 用从设备板的 3.3V两边的地不能连在一起否则隔离就白做了。2.2 电源与地去耦的实操要点隔离器两侧各需要一个电源而且每侧都要有独立的去耦电容。数据手册推荐每侧电源引脚旁边放一个 0.1μF 的陶瓷电容再并一个 1μF 的储能电容。我一开始只放了 0.1μF结果 SPI 跑到 8MHz 时 MISO 上出现明显的振铃后来补了 1μF 才压下去。原因是隔离器内部电容调制需要瞬时电流单靠 0.1μF 供不上。另外两侧的地平面要分开铺中间留出足够的爬电距离。MAX14431 是 SOIC 窄体封装引脚间距不大如果 PCB 上两侧地铜箔靠得太近隔离耐压会打折扣。我的做法是在隔离器下方把地平面完全断开中间留 2mm 以上的空隙并且不加任何跨接元件。这一点在工业现场尤其重要因为共模电压可能上百伏爬电距离不够就会拉弧。2.3 PIC18F65K40 的 MSSP 配置要点PIC18F65K40 的 MSSP 模块支持 SPI 主从模式做主机时要注意几个寄存器SSP1CON1 里的 SSPM 位设成 0b0000 或 0b0010 选择主模式时钟极性SSP1STAT 里的 CKE 位决定数据在时钟的哪个边沿采样。SPI 模式 0CPOL0CPHA0是最常用的对应 CKE1、CKP0。我一开始 CKE 设错数据整体偏移一位读回来的全是 0xFF查了半天才发现是采样边沿搞反了。时钟频率方面PIC18F65K40 在 64MHz 系统时钟下SPI 主模式最高能到 16MHz。但经过隔离器后实际可用速率会受隔离器传播延迟限制。MAX14431 的传播延迟典型值在 10ns 左右加上从设备的建立保持时间我实测跑到 10MHz 依然稳定再往上 MISO 的采样窗口就开始紧张了。所以最终我把 SPI 时钟定在 8MHz留足余量。3. 隔离 SPI 链路的完整实操过程3.1 硬件连接与上拉电阻配置先把主控板和从设备板的 SPI 引脚都引出来。主控侧RC3 是 SCLKRC4 是 MOSI主机输出RC5 是 MISO主机输入RC6 是 CS。从设备侧对应接 SPI Flash 的 CLK、DI、DO、CS。中间经过 MAX14431 时注意 CS 信号的处理——CS 是低有效隔离后从设备侧的 CS 需要加一个 10kΩ 上拉到从设备侧的 3.3V保证在隔离器上电初始化期间 CS 保持高电平防止误触发。MISO 线上从设备侧的输出是推挽的但隔离器的反向通道输入阻抗较高如果从设备在 CS 无效时 MISO 呈高阻线上会浮空。我的做法是在从设备侧 MISO 上加一个 10kΩ 下拉到地保证空闲时是确定的低电平。主控侧 MISO 则不需要额外上下拉PIC 的输入引脚内部有施密特触发器浮空也不会误触发但为了保险我还是加了一个 10kΩ 上拉。3.2 电源上电顺序与隔离器使能MAX14431 没有独立的使能引脚两侧电源上电顺序理论上不影响器件寿命但会影响通信建立。如果从设备侧电源先上主控侧后上隔离器反向通道在侧 1 无电时输出不确定可能把主控的 MISO 引脚拉低。我的处理办法是主控侧电源和从设备侧电源由同一个使能信号控制通过一个简单的 RC 延时让主控侧先上电 10ms从设备侧再上。这样隔离器正向通道先建立CS 保持高电平从设备不会误动作。实测中我还发现如果两侧电源上升斜率差异太大隔离器内部可能会短暂进入不确定状态表现为 SPI 第一次传输丢一个字节。解决办法是在两侧电源各加一个 100μF 的电解电容把上升时间拉长到几毫秒让隔离器内部电路稳定建立。3.3 SPI 时序参数计算与验证SPI 时序的核心是保证从设备在 SCLK 边沿能正确采样 MOSI以及主控在 MISO 上能采到稳定数据。以 8MHz 时钟为例周期 125ns。MAX14431 的传播延迟最大 15ns从设备 SPI Flash 的建立时间要求 5ns保持时间 5ns。那么主控发出 MOSI 后经过隔离器延迟 15ns 到达从设备从设备在 SCLK 边沿采样时MOSI 已经稳定了 125/2 - 15 47.5ns远大于 5ns 要求没问题。MISO 方向反过来从设备在 SCLK 边沿输出数据经过隔离器延迟 15ns 到达主控主控在下一个边沿采样采样时刻距离数据变化有 125/2 - 15 47.5ns也满足建立保持要求。所以 8MHz 下时序余量很充足。我实际用示波器抓了 SCLK 和 MISO 的波形眼图张开度很好没有明显抖动。3.4 软件初始化与读写测试PIC18F65K40 的 SPI 初始化代码大致如下// SPI 主模式初始化模式 0时钟 Fosc/4 SSP1STAT 0x40; // CKE1数据在时钟上升沿采样 SSP1CON1 0x20; // SSPM0000主模式时钟 Fosc/4 SSP1CON3 0x00; // 不使用高级特性 TRISC3 0; // SCLK 输出 TRISC4 0; // MOSI 输出 TRISC5 1; // MISO 输入 TRISC6 0; // CS 输出 LATC6 1; // CS 初始高读写一个字节的函数uint8_t spi_transfer(uint8_t data) { SSP1BUF data; while (!PIR1bits.SSP1IF); // 等待传输完成 PIR1bits.SSP1IF 0; return SSP1BUF; }测试时先读 SPI Flash 的 JEDEC ID正常应该返回 0xEF 0x40 0x18 之类的值。如果返回全 0 或全 0xFF先查 CS 是否拉低、SCLK 是否有波形、MISO 是否接反。我第一版板子就是把 MISO 和 MOSI 接反了读出来全是 0xFF后来用万用表蜂鸣档对着原理图一根根查才找到。4. 常见问题与排查技巧实录4.1 通信完全无响应的排查顺序遇到 SPI 隔离链路完全不工作我一般按这个顺序查先量两侧电源是否都正常隔离器两侧的 VDD 都要有 3.3V再量 CS 是否在传输时拉低如果 CS 一直高从设备根本不会响应然后量 SCLK 有没有波形如果主控侧有、从设备侧没有说明隔离器正向通道没工作可能是方向接反或电源没上最后量 MISO如果从设备侧有波形、主控侧没有说明反向通道有问题。这个顺序能快速定位问题在隔离器的哪一侧。4.2 数据偶尔出错或误码率高的处理如果通信大部分正常但偶尔出错优先查三个地方一是两侧电源的纹波用示波器交流耦合看如果纹波超过 50mV隔离器内部可能误触发加电容或换 LDO二是 MISO 线上的上下拉电阻如果从设备 MISO 高阻时浮空主控可能采到随机值加下拉解决三是 SPI 时钟频率如果接近隔离器上限降低频率试试我遇到过 12MHz 时误码率 1%降到 8MHz 后完全消失。4.3 隔离耐压与爬电距离的注意事项工业现场共模电压可能很高MAX14431 的隔离耐压是 2.5kVrms1 分钟但这是理想条件下的值。实际 PCB 上如果两侧地平面靠太近或者有灰尘、湿气耐压会下降。我的经验是隔离器下方地平面断开至少 2mm两侧不走任何跨接走线必要时在隔离带开槽。如果现场有更高耐压需求得换更宽爬电距离的封装或加隔离电源模块。4.4 常见问题速查表现象可能原因排查方法解决措施完全无数据电源未上或 CS 未拉低量两侧 VDD 和 CS 电平检查电源和 CS 控制逻辑读回全 0xFFMISO 接反或从设备未响应量 MISO 波形调换 MISO/MOSI 或查从设备读回全 0x00MISO 被拉低或隔离器反向通道坏断开从设备量 MISO查下拉电阻或换隔离器偶发误码电源纹波大或时钟过快示波器看电源纹波加去耦电容或降时钟第一次传输丢字节上电顺序不对查两侧电源上升时间加 RC 延时或大电容5. 实操心得与扩展思路这个项目调下来我最大的体会是隔离 SPI 的难点不在隔离器本身而在两侧电源域和时序的配合。隔离器只是一个信号搬运工它不解决电源问题、不解决上拉问题、不解决时序余量问题。很多人以为接上隔离器就万事大吉结果调几天都调不通问题往往出在电源纹波、上拉电阻缺失或者 CS 时序上。另外一个小技巧如果从设备侧有多个 SPI 器件CS 线可以共用隔离器的一路通道但每个从设备的 CS 要单独从主控引出经过隔离器不同通道。MAX14431 只有四通道如果从设备多可以考虑用两颗隔离器或者选通道数更多的型号。我这个项目只有一个 SPI Flash 和一个传感器四通道刚好够用。后续如果要扩展可以在隔离器两侧各加一个 TVS 管做浪涌保护工业现场雷击浪涌虽然概率低但一旦打坏隔离器整块板子都得换。TVS 选 5V 双向的接在 SPI 信号线和地之间响应速度要快于隔离器的耐受能力。这个成本不高但能显著提升现场可靠性。最后说一个我踩过的坑MAX14431 的侧 1 和侧 2 标记在数据手册里是用 VDD1/VDD2 区分的但实物丝印上只有一个圆点表示 1 脚很容易把两侧搞反。我第一版就是把侧 1 当侧 2 焊了结果正向通道变成反向怎么调都不对。后来养成习惯焊之前先用万用表量一下两侧电源引脚对地的二极管压降确认哪边是哪边再上电。这个动作花不了一分钟但能省下几个小时的调试时间。