1. 从超标频点反推源头为什么大多数整改都做反了做硬件这行十几年我参与过的EMC整改项目少说也有上百个。一个很普遍的现象是大部分人拿到测试报告的第一反应是找滤波器件看到30MHz到100MHz超标就加共模电感看到几百MHz超标就换磁珠看到1GHz以上超标就贴吸波材料。这种做法不能说完全错但它把EMC整改变成了一个试错游戏——换一个器件测一次不行再换一轮轮下来时间、打样费、测试费全搭进去了。真正高效的思路是反过来的先看超标频点再反推噪声源头最后判断噪声是怎么从源头耦合到测试接收机上的。这个链路一旦理清楚你会发现很多问题根本不需要加器件改几根走线、调一下地平面分割就能解决。我举个真实的例子。之前做过一块工业控制板辐射发射在72MHz和144MHz两个频点超标72MHz超了4dB144MHz是它的二次谐波超了2dB。第一版硬件工程师直接在电源入口加了一颗共模电感结果72MHz降了1dB144MHz几乎没动。后来我让他把板子拿过来用近场探头一扫发现72MHz的噪声在板子上的分布非常集中——就在一颗24MHz晶振的走线附近。24MHz的三次谐波正好是72MHz六次谐波是144MHz。问题根本不是电源传导过来的而是晶振走线形成了一个高效的天线结构把谐波辐射出去了。这个案例说明一个核心问题EMC整改的第一步不是加什么而是噪声从哪来、怎么出去的。你只有把这两个问题回答清楚后面的动作才有意义。1.1 超标频点与噪声源之间的映射关系拿到一份测试报告上面通常会给出一组超标频点。这些频点不是随机的它们和板子上的时钟源、开关电源频率、通信接口速率之间存在明确的数学关系。我一般会做一张表把板子上所有周期性信号的基频列出来然后算它们的谐波看哪个谐波能对上超标频点。板载周期源基频可能对上的超标频点前5次谐波主控晶振24MHz24, 48, 72, 96, 120以太网PHY时钟25MHz25, 50, 75, 100, 125开关电源开关频率500kHz0.5, 1, 1.5, 2, 2.5通常表现为宽带噪声包络DDR时钟400MHz400, 800, 1200, 1600, 2000USB2.0480MHz480, 960, 1440, 1920, 2400这张表一列出来超标频点对应的源头基本就锁定了。比如你看到72MHz超标板子上只有24MHz晶振能产生这个谐波那源头就是它不用再怀疑别的。注意开关电源的噪声通常不是单一频点而是一个宽带包络包络的峰值可能出现在开关频率的整数倍附近但也会被环路寄生参数调制。所以看到一片超标而不是一根超标优先怀疑开关电源。1.2 近场探头扫描把猜变成看频点对上了源头下一步是确认噪声的耦合路径。这里我强烈建议每个做硬件的团队都配一套近场探头便宜的几百块贵的几千块但它的价值远超这个价格。近场探头能让你在频域上看到板子各个位置的噪声强度哪根走线在辐射、哪个器件在泄漏一目了然。具体操作是这样的把频谱仪设置到超标频点用近场探头贴着板子表面慢慢移动观察频谱仪上的幅度变化。幅度最高的位置就是噪声最强的位置。然后沿着这个位置往外追看噪声是怎么从源头传到板边的。我自己的经验是近场探头的分辨率比绝对幅度更重要。你不需要知道具体多少dBuV/m你只需要知道A点比B点强多少。这个相对值就能告诉你噪声的主要路径在哪里。1.3 共模与差模的快速判别在反推源头的时候还有一个关键判断这个噪声是共模还是差模。这两种模式的整改手段完全不同搞错了就是白费功夫。判别方法其实很简单用电流探头夹住线束分别测量所有线一起夹和单根线夹的结果。如果所有线一起夹的时候噪声很大单根线夹的时候噪声很小那就是共模噪声反过来就是差模噪声。共模噪声的源头通常是地平面上的电位差比如数字地和模拟地之间的噪声、电缆屏蔽层和机壳之间的噪声。差模噪声的源头通常是信号回路面积过大导致磁场辐射或者回路天线效应。这个判断做对了后面的整改方向就不会跑偏。共模问题你去加差模滤波基本没用差模问题你去加共模扼流圈效果也很有限。2. Layout阶段能扼杀哪些EMI问题很多人把EMC当成测试阶段才需要关心的事这是一个非常危险的认知。实际上板子Layout完成的那一刻80%的EMI特性就已经确定了。后面你能做的只是修修补补真正的大头在Layout阶段就已经定型了。我在多个项目上做过统计如果Layout阶段严格按照EMC规则来做第一次测试就能过的概率大概在70%左右如果Layout阶段完全不管EMC第一次测试能过的概率不到20%。这个差距是巨大的。那Layout阶段具体能解决哪些问题我把它分成四类回路面积控制、地平面完整性、时钟走线处理、接口防护布局。这四类问题覆盖了绝大多数辐射发射和传导发射的根源。2.1 回路面积辐射强度的第一决定因素电磁辐射的强度公式可以简化理解为辐射场强正比于电流大小、回路面积和频率的平方。频率你改不了电流大小受芯片驱动能力限制唯一能大幅调整的就是回路面积。一个典型的错误做法是信号线从芯片出来绕了半个板子才到接收端返回电流只能走最近的地过孔结果信号路径和返回路径围成了一个巨大的环路。这个环路就是一个小天线频率越高辐射越强。正确的做法是信号线和它的返回路径必须紧贴在一起。对于微带线返回电流就在信号线正下方的地平面上对于带状线返回电流在上下两个参考平面上。你只要保证信号线下方有完整的地平面回路面积自然就小了。我见过一个极端案例一块板子上有一根33MHz的时钟线从主控走到FPGA长度大概8厘米但中间跨过了一个地平面分割槽。结果这根线的返回电流被迫绕行回路面积暴增33MHz的谐波直接超标6dB。后来把地平面补全信号线下方保证完整参考地再测就过了。什么都没加只是把地补上了。2.2 地平面分割的代价与取舍说到地平面就不得不提分割的问题。很多模拟电路工程师习惯把模拟地和数字地严格分开然后在一点连接。这个做法在低频模拟电路里没问题但在高速数字电路里地平面分割往往是EMI问题的最大元凶。原因很简单任何跨越地平面分割的信号线它的返回电流都无法在信号线正下方流动只能绕到分割槽的尽头再回来。这个绕行路径形成了一个大环路既增加辐射又增加串扰。我的建议是除非有非常明确的隔离需求比如高压和低压之间、或者对噪声极度敏感的模拟前端否则不要分割地平面。数字地和模拟地在同一块地平面上通过合理的器件布局来隔离噪声比直接分割地平面要安全得多。如果确实需要分割那必须遵守一条铁律任何信号线都不能跨越分割槽。如果非跨不可那就在跨越点放一颗 stitching capacitor stitching 电容给返回电流提供一条低阻抗的交流通路。这颗电容的容值一般选0.1uF到1uF封装越小越好0402或0201最佳。2.3 时钟走线的三不原则时钟信号是板子上最强的周期性噪声源它的走线处理直接决定了辐射发射的水平。我在Layout评审时对时钟走线有三条硬性要求第一不换层。时钟线每换一次层就会产生一个返回电流不连续点同时过孔本身也会引入寄生电容和电感导致阻抗不连续和额外的辐射。如果实在必须换层那就在过孔旁边放一颗地过孔给返回电流提供最短的换层路径。第二不跨分割。这个前面已经说过了时钟线跨越地平面分割是灾难性的。第三不靠近板边。板边是辐射最容易出去的地方时钟线离板边越近辐射效率越高。我一般要求时钟线距离板边至少20mil条件允许的话做到50mil以上。除了这三条还有一个细节时钟线的包地处理。在时钟线两侧各放一排地过孔形成一道屏蔽墙可以显著降低时钟线的辐射。地过孔的间距要小于最高频率对应波长的1/20比如对于1GHz的谐波波长在FR4里大概是150mm1/20就是7.5mm所以地过孔间距做到5mm以内就比较安全。2.4 接口防护器件的布局位置接口是外部噪声进入板子的通道也是板内噪声出去的通道。接口防护器件的布局位置直接决定了防护效果。一个常见的错误是把TVS管或滤波电容放在接口连接器和芯片之间但离连接器很远。这样噪声从连接器进来后先经过一段走线再被防护器件吸收。这段走线本身就会辐射防护效果大打折扣。正确的做法是防护器件必须紧贴连接器放置噪声在进入板子的第一时间就被吸收掉。连接器到防护器件的走线越短越好最好在同一个焊盘区域内完成连接。对于RJ45这种带变压器的接口还要注意变压器中心抽头的处理。中心抽头通常需要通过一颗电容接地这颗电容的接地路径必须短而粗否则共模噪声会通过中心抽头耦合到板内。3. 预测试在正式测试之前把问题找出来正式EMC测试的费用不低一次完整的辐射发射加传导发射测试加上整改复测轻松上万。如果能在正式测试之前做一轮预测试把明显的问题先解决掉可以省下大量的时间和费用。预测试不需要像正式测试那样在电波暗室里做在办公室或者实验室里用近场探头加频谱仪就能完成大部分工作。虽然预测试的结果不能直接等同于正式测试但它能帮你发现问题的趋势和相对大小指导整改方向。3.1 预测试环境的最低配置我自己的预测试台配置大概是这样频谱仪带宽至少到3GHz因为很多辐射发射测试要测到1GHz甚至更高。如果预算有限到1GHz的频谱仪也能覆盖大部分消费类产品的测试需求。近场探头套装包含磁场探头和电场探头磁场探头用来找电流环路电场探头用来找电压节点。LISN线路阻抗稳定网络做传导发射预测试必备它能给电源线提供一个稳定的50欧姆阻抗同时隔离电网上的噪声。电流探头用来测量线束上的共模和差模电流。简易屏蔽室或屏蔽帐篷如果办公室环境噪声太大可以考虑搭一个简易的屏蔽帐篷把背景噪声降下来。这套配置下来如果买二手设备大概两三万就能搞定。相比一次正式测试的费用这个投入是非常划算的。3.2 用近场探头做热点定位预测试的核心动作是热点定位。具体步骤把频谱仪设置到关心的频段打开Max Hold模式。用近场探头在板子上方缓慢移动观察频谱仪上的幅度变化。记录幅度最高的几个位置这些就是热点。对每个热点用不同方向的探头X/Y/Z三个方向测量判断噪声的主要极化方向。沿着热点往外追看噪声是通过哪条路径传到板边的。这个过程听起来简单但实际操作中有几个技巧探头要贴着板子走但不要碰到器件。距离越近分辨率越高但碰到器件会导致短路或者测量误差。移动速度要慢且均匀。快速移动会错过热点而且频谱仪的扫描速度可能跟不上。先用大探头粗扫再用小探头精确定位。大探头覆盖范围广但分辨率低小探头分辨率高但需要更仔细地移动。3.3 传导发射的预测试方法传导发射的预测试相对简单因为LISN提供了标准化的测量条件。把LISN接到电源入口频谱仪接到LISN的RF输出端就能测到电源线上的传导噪声。传导发射的整改思路和辐射发射不太一样。传导发射的噪声主要通过电源线传播所以滤波是主要手段。但滤波器的设计有几个关键点共模和差模要分开处理。共模噪声用共模电感加Y电容差模噪声用差模电感加X电容。滤波器的插入损耗要和噪声频谱匹配。噪声在哪个频段最强滤波器的衰减峰就要设计在那个频段。滤波器的接地要低阻抗。Y电容的接地路径必须短而粗否则共模噪声无法有效旁路到地。我一般会在预测试阶段就把传导发射的余量做到6dB以上这样正式测试时即使环境有波动也不容易超标。3.4 预测试结果的解读与优先级排序预测试做完后你会得到一堆数据哪些频点超标、哪些位置噪声最强、共模差模的比例是多少。接下来要做的是优先级排序。我的排序原则是先解决源头问题再解决传播路径问题。源头问题解决了传播路径上的噪声自然就小了。先解决低频问题再解决高频问题。低频问题的整改手段通常对高频也有效但反过来不一定。先解决共模问题再解决差模问题。共模噪声的辐射效率通常比差模高影响更大。先解决板内问题再解决线缆问题。板内问题不解决线缆上加再多磁环也是治标不治本。这个排序做对了整改效率会高很多。4. 整改实操从频点反推到具体动作前面讲了怎么找源头、怎么预测试这一章讲具体的整改动作。我按照源头-路径-受体三个环节来组织每个环节给出可操作的整改手段。4.1 源头整改降低噪声的产生源头整改是最彻底的但也是最难的因为它往往涉及芯片选型、电路拓扑、器件参数等底层设计。不过有一些通用的手段可以在不改设计的情况下降低噪声。时钟信号的边沿速率控制。时钟信号的辐射强度和边沿速率成正比边沿越陡高频谐波越丰富。很多芯片支持通过寄存器配置来调整输出驱动强度把驱动强度从最强降到中等辐射发射能降好几个dB而信号完整性通常还能接受。扩频时钟SSC。如果主控支持SSC打开它。SSC把时钟频率在一个小范围内调制把窄带噪声能量分散到更宽的频带上峰值能降10dB以上。代价是时钟抖动增加对时序要求极严的接口比如某些高速SerDes可能不适用。开关电源的环路优化。开关电源的噪声主要来自开关节点的高dv/dt和电流环路的高di/dt。把开关节点走线缩短、环路面积减小、开关频率选在避开敏感频段的位置都能显著降低噪声。4.2 路径整改切断噪声的传播通道路径整改是大多数项目中最常用的手段因为它不需要改芯片、改拓扑只需要在Layout或者器件上做调整。滤波。滤波是最直接的手段但也是最容易用错的手段。我见过太多人随便找一颗磁珠串在线上结果噪声没降多少信号反而出了问题。滤波器的选型要考虑三个参数阻抗特性、额定电流、直流电阻。滤波器件适用场景关键参数常见错误磁珠高频噪声抑制100MHz时的阻抗、额定电流选了大电流型号但阻抗太低共模电感共模噪声抑制共模阻抗、差模阻抗、额定电流忽略了差模阻抗导致信号失真X电容差模噪声抑制容值、耐压容值太大导致漏电流超标Y电容共模噪声抑制容值、耐压、漏电流容值太大导致漏电流超标屏蔽。屏蔽是用导电材料把噪声源或者敏感电路包围起来阻断电磁场的传播。屏蔽的效果取决于屏蔽体的完整性和接地质量。一个有很多缝隙的屏蔽罩效果可能还不如不加。屏蔽罩的接地要低阻抗最好直接焊在地平面上用螺丝固定的话要保证接触面干净、压力足够。接地优化。接地是EMC里最玄学但也最重要的部分。好的接地设计能解决一半以上的EMI问题。接地的核心原则是给返回电流提供最短、最低阻抗的路径。具体手段包括增加地过孔、加粗地走线、使用完整地平面、避免地平面分割。4.3 受体整改保护敏感电路受体整改是最后一道防线当源头和路径都改不动的时候只能想办法保护敏感电路。常见的手段包括增加滤波。在敏感电路的电源入口和信号入口增加滤波把噪声挡在外面。增加屏蔽。用屏蔽罩或者屏蔽胶带把敏感电路包起来。增加隔离。用光耦、变压器、电容隔离等方式把敏感电路和噪声源隔离开。调整布局。把敏感电路移到离噪声源更远的位置或者调整方向使敏感电路的环路方向与噪声磁场方向垂直。受体整改通常是成本最高的因为它需要额外的器件和空间。所以我的原则是能改源头就不改路径能改路径就不改受体。4.4 整改效果的验证与迭代整改做完后必须验证效果。验证的方法和预测试一样近场探头扫描、LISN测量、电流探头测量。对比整改前后的数据看超标频点降了多少、热点位置有没有变化、共模差模比例有没有改善。如果整改效果不明显不要急着换器件先回到源头重新分析。很多时候问题不在你改的地方而在你没注意到的地方。比如你一直在改电源滤波但实际噪声是从时钟线辐射出去的那电源滤波改再多也没用。迭代的次数取决于问题的复杂程度。简单的频点超标一两次迭代就能解决复杂的宽带超标可能需要五六次。关键是每次迭代都要有明确的目标和验证手段不要盲目试错。5. 几个容易踩的坑和我的应对经验做了这么多年EMC踩过的坑比走过的路还多。这一章分享几个典型的坑以及我总结出来的应对方法。5.1 磁珠不是万能药新手最容易犯的错误就是哪里超标串哪里。看到一根线超标就在上面串一颗磁珠。结果往往是低频噪声没降多少高频噪声反而因为磁珠和寄生电容形成了谐振在某些频点上升了。磁珠的正确用法是先确认噪声频段再选对应频段阻抗最高的磁珠。比如噪声在100MHz到300MHz就选在这个频段阻抗最高的磁珠而不是选一个在1GHz阻抗最高的。另外磁珠的额定电流要留足余量否则大电流下磁珠会饱和阻抗急剧下降滤波效果消失。5.2 地过孔不是越多越好地过孔能降低接地阻抗但也不是越多越好。过多的地过孔会在地平面上形成大量的反焊盘破坏地平面的完整性反而增加返回电流的路径阻抗。我的经验是在关键位置放地过孔而不是均匀撒过孔。关键位置包括信号线换层处、连接器接地引脚旁、屏蔽罩接地处、滤波电容接地端。这些位置的地过孔能起到四两拨千斤的作用。5.3 屏蔽罩接地不良比不屏蔽更糟屏蔽罩如果接地不良会形成一个悬浮导体它可能耦合噪声并重新辐射效果比不加屏蔽罩还差。我见过一个案例一块板子加了屏蔽罩后某个频点的辐射反而上升了6dB。后来发现是屏蔽罩的接地引脚太少而且接地引脚到地平面的过孔距离太远导致屏蔽罩在高频上呈现高阻抗。屏蔽罩的接地设计要点接地引脚间距小于最高频率波长的1/20每个接地引脚旁边放地过孔屏蔽罩与地平面的接触电阻小于10毫欧。5.4 测试报告上的余量比超标更重要很多人只看测试报告上有没有超标不超标就万事大吉。但实际上余量不足比超标更危险。超标了你至少知道要改余量不足你可能觉得没事但量产时由于器件公差、工艺波动、环境变化很容易就超标了。我的标准是消费类产品至少留6dB余量工业类产品至少留10dB余量汽车类产品至少留15dB余量。达不到这个余量即使测试通过了我也会继续整改。5.5 整改记录比整改本身更有价值每次整改的过程和结果都要详细记录改了什么、为什么改、改之前的数据、改之后的数据、有什么副作用。这些记录积累下来就是团队最宝贵的知识库。我自己的整改记录模板包括项目名称、测试日期、超标频点、源头分析、整改措施、整改前后对比、遗留问题、下一步计划。这个模板用了十几年帮我省下了大量的重复劳动。6. 把EMC思维嵌入到日常设计流程中最后聊一个稍微宏观一点的话题怎么把EMC从测试阶段的事变成设计阶段的事。我的做法是在设计流程里设置三个EMC检查点第一个检查点原理图设计完成后。检查内容包括接口防护器件是否选型正确、电源滤波是否足够、时钟源是否支持SSC、关键芯片的EMC特性是否满足要求。第二个检查点Layout进行中。检查内容包括关键信号线的回路面积、地平面的完整性、时钟线的走线质量、接口防护器件的布局位置。第三个检查点Layout完成后、投板前。做一轮近场探头预测试如果条件允许或者至少做一次EMC规则检查DRC确保没有明显的违规。这三个检查点做下来第一次测试的通过率能提升到70%以上。剩下的30%通过预测试和整改也能在两次迭代内解决。EMC不是玄学它是一门有规律可循的工程学科。你只要掌握了从频点反推源头的方法理解了回路面积决定辐射的基本原理再配合近场探头这样的可视化工具大部分问题都能在Layout阶段就解决掉。那些到了测试阶段才发现的问题往往是因为设计阶段没有把EMC当回事。我在实际项目中的体会是EMC做得好的团队不是测试阶段整改能力强的团队而是设计阶段就把问题消灭掉的团队。这个转变需要时间但一旦完成你会发现EMC测试不再是过关而只是确认。 
长河君 · 2026/10/30 1:14:26 · 阅读 1.2k EMC整改从频点反推源头：Layout阶段扼杀80%EMI问题
1. 从超标频点反推源头为什么大多数整改都做反了做硬件这行十几年我参与过的EMC整改项目少说也有上百个。一个很普遍的现象是大部分人拿到测试报告的第一反应是找滤波器件看到30MHz到100MHz超标就加共模电感看到几百MHz超标就换磁珠看到1GHz以上超标就贴吸波材料。这种做法不能说完全错但它把EMC整改变成了一个试错游戏——换一个器件测一次不行再换一轮轮下来时间、打样费、测试费全搭进去了。真正高效的思路是反过来的先看超标频点再反推噪声源头最后判断噪声是怎么从源头耦合到测试接收机上的。这个链路一旦理清楚你会发现很多问题根本不需要加器件改几根走线、调一下地平面分割就能解决。我举个真实的例子。之前做过一块工业控制板辐射发射在72MHz和144MHz两个频点超标72MHz超了4dB144MHz是它的二次谐波超了2dB。第一版硬件工程师直接在电源入口加了一颗共模电感结果72MHz降了1dB144MHz几乎没动。后来我让他把板子拿过来用近场探头一扫发现72MHz的噪声在板子上的分布非常集中——就在一颗24MHz晶振的走线附近。24MHz的三次谐波正好是72MHz六次谐波是144MHz。问题根本不是电源传导过来的而是晶振走线形成了一个高效的天线结构把谐波辐射出去了。这个案例说明一个核心问题EMC整改的第一步不是加什么而是噪声从哪来、怎么出去的。你只有把这两个问题回答清楚后面的动作才有意义。1.1 超标频点与噪声源之间的映射关系拿到一份测试报告上面通常会给出一组超标频点。这些频点不是随机的它们和板子上的时钟源、开关电源频率、通信接口速率之间存在明确的数学关系。我一般会做一张表把板子上所有周期性信号的基频列出来然后算它们的谐波看哪个谐波能对上超标频点。板载周期源基频可能对上的超标频点前5次谐波主控晶振24MHz24, 48, 72, 96, 120以太网PHY时钟25MHz25, 50, 75, 100, 125开关电源开关频率500kHz0.5, 1, 1.5, 2, 2.5通常表现为宽带噪声包络DDR时钟400MHz400, 800, 1200, 1600, 2000USB2.0480MHz480, 960, 1440, 1920, 2400这张表一列出来超标频点对应的源头基本就锁定了。比如你看到72MHz超标板子上只有24MHz晶振能产生这个谐波那源头就是它不用再怀疑别的。注意开关电源的噪声通常不是单一频点而是一个宽带包络包络的峰值可能出现在开关频率的整数倍附近但也会被环路寄生参数调制。所以看到一片超标而不是一根超标优先怀疑开关电源。1.2 近场探头扫描把猜变成看频点对上了源头下一步是确认噪声的耦合路径。这里我强烈建议每个做硬件的团队都配一套近场探头便宜的几百块贵的几千块但它的价值远超这个价格。近场探头能让你在频域上看到板子各个位置的噪声强度哪根走线在辐射、哪个器件在泄漏一目了然。具体操作是这样的把频谱仪设置到超标频点用近场探头贴着板子表面慢慢移动观察频谱仪上的幅度变化。幅度最高的位置就是噪声最强的位置。然后沿着这个位置往外追看噪声是怎么从源头传到板边的。我自己的经验是近场探头的分辨率比绝对幅度更重要。你不需要知道具体多少dBuV/m你只需要知道A点比B点强多少。这个相对值就能告诉你噪声的主要路径在哪里。1.3 共模与差模的快速判别在反推源头的时候还有一个关键判断这个噪声是共模还是差模。这两种模式的整改手段完全不同搞错了就是白费功夫。判别方法其实很简单用电流探头夹住线束分别测量所有线一起夹和单根线夹的结果。如果所有线一起夹的时候噪声很大单根线夹的时候噪声很小那就是共模噪声反过来就是差模噪声。共模噪声的源头通常是地平面上的电位差比如数字地和模拟地之间的噪声、电缆屏蔽层和机壳之间的噪声。差模噪声的源头通常是信号回路面积过大导致磁场辐射或者回路天线效应。这个判断做对了后面的整改方向就不会跑偏。共模问题你去加差模滤波基本没用差模问题你去加共模扼流圈效果也很有限。2. Layout阶段能扼杀哪些EMI问题很多人把EMC当成测试阶段才需要关心的事这是一个非常危险的认知。实际上板子Layout完成的那一刻80%的EMI特性就已经确定了。后面你能做的只是修修补补真正的大头在Layout阶段就已经定型了。我在多个项目上做过统计如果Layout阶段严格按照EMC规则来做第一次测试就能过的概率大概在70%左右如果Layout阶段完全不管EMC第一次测试能过的概率不到20%。这个差距是巨大的。那Layout阶段具体能解决哪些问题我把它分成四类回路面积控制、地平面完整性、时钟走线处理、接口防护布局。这四类问题覆盖了绝大多数辐射发射和传导发射的根源。2.1 回路面积辐射强度的第一决定因素电磁辐射的强度公式可以简化理解为辐射场强正比于电流大小、回路面积和频率的平方。频率你改不了电流大小受芯片驱动能力限制唯一能大幅调整的就是回路面积。一个典型的错误做法是信号线从芯片出来绕了半个板子才到接收端返回电流只能走最近的地过孔结果信号路径和返回路径围成了一个巨大的环路。这个环路就是一个小天线频率越高辐射越强。正确的做法是信号线和它的返回路径必须紧贴在一起。对于微带线返回电流就在信号线正下方的地平面上对于带状线返回电流在上下两个参考平面上。你只要保证信号线下方有完整的地平面回路面积自然就小了。我见过一个极端案例一块板子上有一根33MHz的时钟线从主控走到FPGA长度大概8厘米但中间跨过了一个地平面分割槽。结果这根线的返回电流被迫绕行回路面积暴增33MHz的谐波直接超标6dB。后来把地平面补全信号线下方保证完整参考地再测就过了。什么都没加只是把地补上了。2.2 地平面分割的代价与取舍说到地平面就不得不提分割的问题。很多模拟电路工程师习惯把模拟地和数字地严格分开然后在一点连接。这个做法在低频模拟电路里没问题但在高速数字电路里地平面分割往往是EMI问题的最大元凶。原因很简单任何跨越地平面分割的信号线它的返回电流都无法在信号线正下方流动只能绕到分割槽的尽头再回来。这个绕行路径形成了一个大环路既增加辐射又增加串扰。我的建议是除非有非常明确的隔离需求比如高压和低压之间、或者对噪声极度敏感的模拟前端否则不要分割地平面。数字地和模拟地在同一块地平面上通过合理的器件布局来隔离噪声比直接分割地平面要安全得多。如果确实需要分割那必须遵守一条铁律任何信号线都不能跨越分割槽。如果非跨不可那就在跨越点放一颗 stitching capacitor stitching 电容给返回电流提供一条低阻抗的交流通路。这颗电容的容值一般选0.1uF到1uF封装越小越好0402或0201最佳。2.3 时钟走线的三不原则时钟信号是板子上最强的周期性噪声源它的走线处理直接决定了辐射发射的水平。我在Layout评审时对时钟走线有三条硬性要求第一不换层。时钟线每换一次层就会产生一个返回电流不连续点同时过孔本身也会引入寄生电容和电感导致阻抗不连续和额外的辐射。如果实在必须换层那就在过孔旁边放一颗地过孔给返回电流提供最短的换层路径。第二不跨分割。这个前面已经说过了时钟线跨越地平面分割是灾难性的。第三不靠近板边。板边是辐射最容易出去的地方时钟线离板边越近辐射效率越高。我一般要求时钟线距离板边至少20mil条件允许的话做到50mil以上。除了这三条还有一个细节时钟线的包地处理。在时钟线两侧各放一排地过孔形成一道屏蔽墙可以显著降低时钟线的辐射。地过孔的间距要小于最高频率对应波长的1/20比如对于1GHz的谐波波长在FR4里大概是150mm1/20就是7.5mm所以地过孔间距做到5mm以内就比较安全。2.4 接口防护器件的布局位置接口是外部噪声进入板子的通道也是板内噪声出去的通道。接口防护器件的布局位置直接决定了防护效果。一个常见的错误是把TVS管或滤波电容放在接口连接器和芯片之间但离连接器很远。这样噪声从连接器进来后先经过一段走线再被防护器件吸收。这段走线本身就会辐射防护效果大打折扣。正确的做法是防护器件必须紧贴连接器放置噪声在进入板子的第一时间就被吸收掉。连接器到防护器件的走线越短越好最好在同一个焊盘区域内完成连接。对于RJ45这种带变压器的接口还要注意变压器中心抽头的处理。中心抽头通常需要通过一颗电容接地这颗电容的接地路径必须短而粗否则共模噪声会通过中心抽头耦合到板内。3. 预测试在正式测试之前把问题找出来正式EMC测试的费用不低一次完整的辐射发射加传导发射测试加上整改复测轻松上万。如果能在正式测试之前做一轮预测试把明显的问题先解决掉可以省下大量的时间和费用。预测试不需要像正式测试那样在电波暗室里做在办公室或者实验室里用近场探头加频谱仪就能完成大部分工作。虽然预测试的结果不能直接等同于正式测试但它能帮你发现问题的趋势和相对大小指导整改方向。3.1 预测试环境的最低配置我自己的预测试台配置大概是这样频谱仪带宽至少到3GHz因为很多辐射发射测试要测到1GHz甚至更高。如果预算有限到1GHz的频谱仪也能覆盖大部分消费类产品的测试需求。近场探头套装包含磁场探头和电场探头磁场探头用来找电流环路电场探头用来找电压节点。LISN线路阻抗稳定网络做传导发射预测试必备它能给电源线提供一个稳定的50欧姆阻抗同时隔离电网上的噪声。电流探头用来测量线束上的共模和差模电流。简易屏蔽室或屏蔽帐篷如果办公室环境噪声太大可以考虑搭一个简易的屏蔽帐篷把背景噪声降下来。这套配置下来如果买二手设备大概两三万就能搞定。相比一次正式测试的费用这个投入是非常划算的。3.2 用近场探头做热点定位预测试的核心动作是热点定位。具体步骤把频谱仪设置到关心的频段打开Max Hold模式。用近场探头在板子上方缓慢移动观察频谱仪上的幅度变化。记录幅度最高的几个位置这些就是热点。对每个热点用不同方向的探头X/Y/Z三个方向测量判断噪声的主要极化方向。沿着热点往外追看噪声是通过哪条路径传到板边的。这个过程听起来简单但实际操作中有几个技巧探头要贴着板子走但不要碰到器件。距离越近分辨率越高但碰到器件会导致短路或者测量误差。移动速度要慢且均匀。快速移动会错过热点而且频谱仪的扫描速度可能跟不上。先用大探头粗扫再用小探头精确定位。大探头覆盖范围广但分辨率低小探头分辨率高但需要更仔细地移动。3.3 传导发射的预测试方法传导发射的预测试相对简单因为LISN提供了标准化的测量条件。把LISN接到电源入口频谱仪接到LISN的RF输出端就能测到电源线上的传导噪声。传导发射的整改思路和辐射发射不太一样。传导发射的噪声主要通过电源线传播所以滤波是主要手段。但滤波器的设计有几个关键点共模和差模要分开处理。共模噪声用共模电感加Y电容差模噪声用差模电感加X电容。滤波器的插入损耗要和噪声频谱匹配。噪声在哪个频段最强滤波器的衰减峰就要设计在那个频段。滤波器的接地要低阻抗。Y电容的接地路径必须短而粗否则共模噪声无法有效旁路到地。我一般会在预测试阶段就把传导发射的余量做到6dB以上这样正式测试时即使环境有波动也不容易超标。3.4 预测试结果的解读与优先级排序预测试做完后你会得到一堆数据哪些频点超标、哪些位置噪声最强、共模差模的比例是多少。接下来要做的是优先级排序。我的排序原则是先解决源头问题再解决传播路径问题。源头问题解决了传播路径上的噪声自然就小了。先解决低频问题再解决高频问题。低频问题的整改手段通常对高频也有效但反过来不一定。先解决共模问题再解决差模问题。共模噪声的辐射效率通常比差模高影响更大。先解决板内问题再解决线缆问题。板内问题不解决线缆上加再多磁环也是治标不治本。这个排序做对了整改效率会高很多。4. 整改实操从频点反推到具体动作前面讲了怎么找源头、怎么预测试这一章讲具体的整改动作。我按照源头-路径-受体三个环节来组织每个环节给出可操作的整改手段。4.1 源头整改降低噪声的产生源头整改是最彻底的但也是最难的因为它往往涉及芯片选型、电路拓扑、器件参数等底层设计。不过有一些通用的手段可以在不改设计的情况下降低噪声。时钟信号的边沿速率控制。时钟信号的辐射强度和边沿速率成正比边沿越陡高频谐波越丰富。很多芯片支持通过寄存器配置来调整输出驱动强度把驱动强度从最强降到中等辐射发射能降好几个dB而信号完整性通常还能接受。扩频时钟SSC。如果主控支持SSC打开它。SSC把时钟频率在一个小范围内调制把窄带噪声能量分散到更宽的频带上峰值能降10dB以上。代价是时钟抖动增加对时序要求极严的接口比如某些高速SerDes可能不适用。开关电源的环路优化。开关电源的噪声主要来自开关节点的高dv/dt和电流环路的高di/dt。把开关节点走线缩短、环路面积减小、开关频率选在避开敏感频段的位置都能显著降低噪声。4.2 路径整改切断噪声的传播通道路径整改是大多数项目中最常用的手段因为它不需要改芯片、改拓扑只需要在Layout或者器件上做调整。滤波。滤波是最直接的手段但也是最容易用错的手段。我见过太多人随便找一颗磁珠串在线上结果噪声没降多少信号反而出了问题。滤波器的选型要考虑三个参数阻抗特性、额定电流、直流电阻。滤波器件适用场景关键参数常见错误磁珠高频噪声抑制100MHz时的阻抗、额定电流选了大电流型号但阻抗太低共模电感共模噪声抑制共模阻抗、差模阻抗、额定电流忽略了差模阻抗导致信号失真X电容差模噪声抑制容值、耐压容值太大导致漏电流超标Y电容共模噪声抑制容值、耐压、漏电流容值太大导致漏电流超标屏蔽。屏蔽是用导电材料把噪声源或者敏感电路包围起来阻断电磁场的传播。屏蔽的效果取决于屏蔽体的完整性和接地质量。一个有很多缝隙的屏蔽罩效果可能还不如不加。屏蔽罩的接地要低阻抗最好直接焊在地平面上用螺丝固定的话要保证接触面干净、压力足够。接地优化。接地是EMC里最玄学但也最重要的部分。好的接地设计能解决一半以上的EMI问题。接地的核心原则是给返回电流提供最短、最低阻抗的路径。具体手段包括增加地过孔、加粗地走线、使用完整地平面、避免地平面分割。4.3 受体整改保护敏感电路受体整改是最后一道防线当源头和路径都改不动的时候只能想办法保护敏感电路。常见的手段包括增加滤波。在敏感电路的电源入口和信号入口增加滤波把噪声挡在外面。增加屏蔽。用屏蔽罩或者屏蔽胶带把敏感电路包起来。增加隔离。用光耦、变压器、电容隔离等方式把敏感电路和噪声源隔离开。调整布局。把敏感电路移到离噪声源更远的位置或者调整方向使敏感电路的环路方向与噪声磁场方向垂直。受体整改通常是成本最高的因为它需要额外的器件和空间。所以我的原则是能改源头就不改路径能改路径就不改受体。4.4 整改效果的验证与迭代整改做完后必须验证效果。验证的方法和预测试一样近场探头扫描、LISN测量、电流探头测量。对比整改前后的数据看超标频点降了多少、热点位置有没有变化、共模差模比例有没有改善。如果整改效果不明显不要急着换器件先回到源头重新分析。很多时候问题不在你改的地方而在你没注意到的地方。比如你一直在改电源滤波但实际噪声是从时钟线辐射出去的那电源滤波改再多也没用。迭代的次数取决于问题的复杂程度。简单的频点超标一两次迭代就能解决复杂的宽带超标可能需要五六次。关键是每次迭代都要有明确的目标和验证手段不要盲目试错。5. 几个容易踩的坑和我的应对经验做了这么多年EMC踩过的坑比走过的路还多。这一章分享几个典型的坑以及我总结出来的应对方法。5.1 磁珠不是万能药新手最容易犯的错误就是哪里超标串哪里。看到一根线超标就在上面串一颗磁珠。结果往往是低频噪声没降多少高频噪声反而因为磁珠和寄生电容形成了谐振在某些频点上升了。磁珠的正确用法是先确认噪声频段再选对应频段阻抗最高的磁珠。比如噪声在100MHz到300MHz就选在这个频段阻抗最高的磁珠而不是选一个在1GHz阻抗最高的。另外磁珠的额定电流要留足余量否则大电流下磁珠会饱和阻抗急剧下降滤波效果消失。5.2 地过孔不是越多越好地过孔能降低接地阻抗但也不是越多越好。过多的地过孔会在地平面上形成大量的反焊盘破坏地平面的完整性反而增加返回电流的路径阻抗。我的经验是在关键位置放地过孔而不是均匀撒过孔。关键位置包括信号线换层处、连接器接地引脚旁、屏蔽罩接地处、滤波电容接地端。这些位置的地过孔能起到四两拨千斤的作用。5.3 屏蔽罩接地不良比不屏蔽更糟屏蔽罩如果接地不良会形成一个悬浮导体它可能耦合噪声并重新辐射效果比不加屏蔽罩还差。我见过一个案例一块板子加了屏蔽罩后某个频点的辐射反而上升了6dB。后来发现是屏蔽罩的接地引脚太少而且接地引脚到地平面的过孔距离太远导致屏蔽罩在高频上呈现高阻抗。屏蔽罩的接地设计要点接地引脚间距小于最高频率波长的1/20每个接地引脚旁边放地过孔屏蔽罩与地平面的接触电阻小于10毫欧。5.4 测试报告上的余量比超标更重要很多人只看测试报告上有没有超标不超标就万事大吉。但实际上余量不足比超标更危险。超标了你至少知道要改余量不足你可能觉得没事但量产时由于器件公差、工艺波动、环境变化很容易就超标了。我的标准是消费类产品至少留6dB余量工业类产品至少留10dB余量汽车类产品至少留15dB余量。达不到这个余量即使测试通过了我也会继续整改。5.5 整改记录比整改本身更有价值每次整改的过程和结果都要详细记录改了什么、为什么改、改之前的数据、改之后的数据、有什么副作用。这些记录积累下来就是团队最宝贵的知识库。我自己的整改记录模板包括项目名称、测试日期、超标频点、源头分析、整改措施、整改前后对比、遗留问题、下一步计划。这个模板用了十几年帮我省下了大量的重复劳动。6. 把EMC思维嵌入到日常设计流程中最后聊一个稍微宏观一点的话题怎么把EMC从测试阶段的事变成设计阶段的事。我的做法是在设计流程里设置三个EMC检查点第一个检查点原理图设计完成后。检查内容包括接口防护器件是否选型正确、电源滤波是否足够、时钟源是否支持SSC、关键芯片的EMC特性是否满足要求。第二个检查点Layout进行中。检查内容包括关键信号线的回路面积、地平面的完整性、时钟线的走线质量、接口防护器件的布局位置。第三个检查点Layout完成后、投板前。做一轮近场探头预测试如果条件允许或者至少做一次EMC规则检查DRC确保没有明显的违规。这三个检查点做下来第一次测试的通过率能提升到70%以上。剩下的30%通过预测试和整改也能在两次迭代内解决。EMC不是玄学它是一门有规律可循的工程学科。你只要掌握了从频点反推源头的方法理解了回路面积决定辐射的基本原理再配合近场探头这样的可视化工具大部分问题都能在Layout阶段就解决掉。那些到了测试阶段才发现的问题往往是因为设计阶段没有把EMC当回事。我在实际项目中的体会是EMC做得好的团队不是测试阶段整改能力强的团队而是设计阶段就把问题消灭掉的团队。这个转变需要时间但一旦完成你会发现EMC测试不再是过关而只是确认。