简介面向电子信息、测控技术与仪器等专业学生及数字电路初学者这份课程设计文档聚焦一位十进制加减法运算电路的设计、仿真与报告撰写可用于课程设计参考、实验报告模板和仿真练习。包内仅1个doc文件压缩包约689KB正文覆盖设计指标、系统方框图、元器件介绍、设计原理、Multisim 8电路制作调试、整体电路图与测试使用说明。文档围绕74LS283/4008超前进位加法器、74LS86异或门、74LS08与门和74HC4511七段译码驱动器展开讲清减法通过求反码加1实现、加法结果超过9时加6转换为8421BCD码以及十位和个位数码管显示的处理方式并附9716、9-702等测试实例和训练总结。已有3873人学习适合需要理解加减法器工作机理、搭建仿真电路、排查进位借位与译码显示问题、完善设计报告的读者参考。1. 从一块显示“13”的板子说起十进制加减法器最容易出错的不是加法器本身第一次上电97 的那块板子在数码管上打出的是“1 3”不是“1 6”。加法器没坏问题出在加 6 修正那一级我只写了一半。十进制加减法器在数字电路课程设计里算是经典题目网上原理图一搜一大把真正让人卡住的从来不是“超前进位”这四个字而是 74LS283 的第二片到底怎么接、异或门的控制端和进位输入怎么联动、74HC4511 那三个控制脚该拉高还是拉低这些具体的接线问题。下面这份记录来自我在某高校实验室里从仿真到面包板完整跑通一遍的过程写给正在做这道课设、手里已经有一张原理图却不知道从哪根线开始查的人也写给想弄明白“为什么非要加六”的人。2. 器件选型74LS283、4008 与 74HC4511 的取舍依据动手前先把料定下来比画完图再改省事得多。这道题的核心器件就三类一片四位全加器或者两片、一片异或门做减法、一片七段译码驱动器做显示。听起来简单但每一类都有替代型号替代型号的引脚定义和电平特性不一样选错了不是仿真跑不起来而是仿真能跑、装到面包板上出问题那种“黑匣子”式的排查最消耗时间。2.1 加法器芯片74LS283 与 4008 的差别落在哪74LS283 是 TTL 工艺的四位二进制超前进位全加器五个输入端里 A1~A4、B1~B4 是两个操作数C0 是进位输入四个输出 S1~S4 是和C4 是进位输出。它最值钱的地方是“超前进位”——四级进位在片内并行算完不用像串行进位那样一级等一级所以两片级联时延迟不会翻好几倍。4008 是 CMOS 工艺的四位全加器功能上等价供电范围宽、静态功耗低但在 5V 单电源、要直接驱动 74HC4511 的场景里它的高电平驱动能力和翻转速度都不是优势项。维度74LS2834008工艺与供电TTL5VCMOS宽压常见 3~15V位宽与进位4 位C0 进、C4 出可级联4 位Cn 进、Cn4 出可级联进位方式片内超前进位延迟十几纳秒量级内部进位链延迟百纳秒量级与本设计显示级的匹配输出可直接进 74HC4511HC 输入 TTL 兼容5V 下可用但高电平拉电流弱扇出要算引脚是否兼容基准与 74LS283 不兼容不能照图直插结论很直接这道课设选 74LS283。一是两片级联做 BCD 修正是标准玩法二是 74LS283 的 C4 输出本身就是“和超过 15”的标志后面判断要不要加六时能直接用上。这里有个血泪经验——4008 和 74LS283 的引脚排列完全不同有人按 283 的原理图买回 4008插上去发现电源脚位置都不对芯片当场发烫。买件的时候把型号和 datasheet 上的顶视图对一遍比事后返工便宜。2.2 减法那一半一片 74LS86 的四个门刚好够用减法不走单独的减法器走“取反加一”的补码路子这是数字电路里最省器件的一种做法。一片 74LS86 里正好四个二输入异或门对应 B 的四个二进制位四个门的一个输入端并在一起接到控制开关 S1 上另一个输入端分别接 B0~B3。控制端的逻辑要讲透异或门有个特性一端为 0 时输出等于另一端一端为 1 时输出等于另一端的反。所以 S10 时送进加法器 B 端的就是原始的 B此时 C0 也接 0加法器算的是 ABS11 时送进去的是 B 的反码同时 C0 必须接 1加法器算的是 AB̄1也就是 A 加上 B 的补码结果就是 A−B。这一步的关键在于 C0 和异或门控制端必须是同一个信号只取反不加一结果永远差 1。我见过不少人减法算出来总是少 1查了半天以为是芯片坏了其实是 C0 老老实实接了地。为什么不拿非门加二选一数据选择器来做因为那要多一片 74LS157 或者 74LS257线多了十几根面包板上多一根线就多一个接触不良的机会。异或门一个器件把事情办了这是这门课里少有的“器件选得巧就少踩坑”的地方。2.3 显示侧74HC4511 的三个控制脚别悬空74HC4511 是 BCD 到七段码的译码驱动器输出高电平有效配共阴极数码管。它的数据输入 D3~D0 接运算结果的四位 BCD 码段输出 a~g 经限流电阻接数码管。三个控制脚是新手最容易忽略的地方LT灯测试低有效拉低会强制全段点亮显示“8”用来快速判断数码管有没有坏BI消隐低有效拉低会强制全灭LE锁存使能高电平时锁存、低电平时数据直通。引脚有效电平本设计接法拉错的后果LT低接 VCC拉低则四位数码管全显示 8BI低接 VCC拉低则整屏不亮容易误判成没供电LE高锁存接 GND接高则结果卡在第一次的值不更新D3~D0—接运算结果 BCD—a~g高有效经 330Ω~470Ω 接共阴管不加限流电阻段电流过大长期会烧管共阴还是共阳必须和驱动器配套。74HC4511 输出高有效只能配共阴管如果手头只有共阳管那就得换 74LS47输出低有效、配共阳或者在段输出后面加一级反相。这个不匹配属于典型的“接完线全亮或者全不亮”新手很容易往芯片坏的方向想。限流电阻按 5V 供电、段压降约 2V、单段 5~8mA 估330Ω 到 470Ω 都行八个段各串一个别想着共用一个。3. 加法通道怎么走通从四位二进制到两位 BCD 的加 6 修正加法这条路的难点不在加在“加完之后怎么显示”。两个一位十进制数相加结果是 0 到 18可四位二进制最大只能表示到 15而且 8421BCD 码里 1010 到 1111 这六个码是不合法的。所以只要和超过 9就得给结果补加 6跳过那六个非法码同时把进位算出来。3.1 修正条件怎么来Y C4 S3S2 S3S1把 0 到 18 全部列出来看需要修正的只有 10 到 18。其中 16、17、18 三个数在第一片加法器里就已经产生了进位 C41四位和溢出剩下的 10 到 15 没有溢出只能靠和的最高位来判断。十进制和C4 S3 S2 S1 S0是否修正修正后个位90 1 0 0 1否9100 1 0 1 0是0110 1 0 1 1是1120 1 1 0 0是2130 1 1 0 1是3140 1 1 1 0是4150 1 1 1 1是5161 0 0 0 0是6171 0 0 0 1是7181 0 0 1 0是8看 10 到 15 这一段1010、1011、1100、1101、1110、1111共同特征是 S3 恒为 1而低三位里 S2 或 S1 至少有一个为 1。反过来验证 81000和 91001S31 但 S2S10不会被误判。于是 10 到 15 的判定式是 S3S2 S3S116 以上由 C4 兜住合起来就是 Y C4 S3S2 S3S1。这个式子是整道题的核心写错任何一项表现就是某几个数字显示错误比如只写 S3S2 时14 和 15 会算成 8 和 9。3.2 两片 74LS283 级联的具体接法第一片负责“把两个数加起来”第二片负责“需要的时候加六”。第一片的 A4~A1 接数 A 的 8421 码B4~B1 接数 B 的 8421 码C0 接地输出 S3~S0 是四位和C4 是溢出位。第二片的 A4~A1 接第一片的 S3~S0B4~B1 接0 Y Y 0——也就是 B4 接 0、B3 接 Y、B2 接 Y、B1 接 0凑出来正好是 0110 即十进制 6C0 接地。当 Y0 时相当于加 0和原样输出Y1 时相当于加 6把非法码跳过。十位怎么来是这里最容易翻车的一处。第一片的 C41 对应 16、17、18此时四位和是 0、1、2加 6 之后是 6、7、8第二片的 C40。第一片的 C40 但 Y1 对应 10 到 15四位和是 10 到 15加 6 之后是 16 到 21第二片的 C41。也就是说两片的进位永远不会同时为 1十位数就是这两个 C4 的或。只接第二片 C4 的话97 会显示成“0 6”只接第一片 C4 的话57 会显示成“0 2”。这个细节很多原理图上画得含糊照着连必错。Y 的组合逻辑用门电路实现Y C4 S3S2 S3S1用一片 74LS08 做两个与项、再要一个三输入或门收尾。三输入或门不像二输入那么好找74LS32 是二输入或门两片串起来也能做或者用与非门做德摩根变换Y ¬(¬C4 · ¬(S3S2) · ¬(S3S1))一片三输入与非74LS10 若干反相器就能实现。这里提醒一句74LS27 名字里带“或非”是三输入或非门不是或门买件的时候别只看中间那个字。3.3 先静态后动态仿真里怎么分段验别一上来就把整张图连完再按运行出了错你不知道是哪一级的问题。我的做法是分三段验第一段只放第一片 74LS283A、B 各挂四个拨码开关输出接四个探针遍历 0 到 9 的所有组合看 S 和 C4 对不对第二段加上 Y 的判定电路把 100 种输入下的 Y 值和手算表逐项比对第三段才接第二片和译码器。判定逻辑可以直接用一小段脚本先跑一遍确认表达式没错再连线比在仿真里一个一个点开关快得多# 验证 BCD 加 6 修正逻辑输入两个 0-9 的数输出十位和个位 def bcd_add(a, b): total a b # 0~18 s total 0b1111 # 第一片 74LS283 的四位和 c4 (total 4) 1 # 第一片 74LS283 的进位输出 s3 (s 3) 1 s2 (s 2) 1 s1 (s 1) 1 # 修正判定Y C4 S3S2 S3S1 y int(c4 or (s3 and s2) or (s3 and s1)) fixed s 6 * y # 第二片 74LS283A 接 SB 接 0110*Y low fixed 0b1111 # 个位 BCD ten ((fixed 4) 1) | c4 # 十位 两片进位相或 return ten, low for a in range(10): for b in range(10): ten, low bcd_add(a, b) assert (ten, low) (a b) // 10, (a b) % 10, (a, b) print(100 组组合全部通过)这段代码对应的是硬件上的信号流向s和c4就是第一片的两组输出y就是判定门的输出fixed是第二片的加法结果ten那一行的或运算就是把两个 C4 接到同一个或门。跑通这 100 组断言等于在动手接线之前先把真值表验完了后面仿真里再错问题一定在接线而不在逻辑。4. 减法通道的关键一步异或门取反加一与借位处理加法通了减法其实只多两个动作把 B 取反、把进位输入拉高。但这两个动作必须由同一个开关控制而且开关本身的状态在 TTL 电路里有个隐蔽的坑不处理会出现“我没按减法它自己减了”的情况。4.1 B 端接异或门控制端接高还是接低四个异或门的一端全部并联到控制开关 S1另一端分别接 B0~B3。S1 同时接到第一片 74LS283 的 C0。S10 走加法S11 走减法这个在前面讲过这里补两个实操细节。第一TTL 器件的输入端悬空在电气上等价于高电平。这意味着如果 S1 用的是拨动开关只接了 VCC 那一侧没接 GND那么开关拨到“断开”时它不是低电平而是被内部上拉成高电平电路一直在做减法。表现就是加法档位下 97 显示的是 2。正确做法是开关做单刀双掷一端接 VCC 一端接 GND中间抽头接输入或者加一个 1kΩ 到 10kΩ 的下拉电阻。这条在仿真里完全看不出来Multisim 的开关模型不会悬空只有装到板上才会暴露。第二B 的四个位在取反之前必须来自确定的电平也就是四个拨码开关各自接 VCC 或 GND不能悬空。这一步和上一条是同一个道理只是位置不同。整个输入侧我一般会统一加排阻八个输入一次解决比一个个加电阻整齐也不容易漏。4.2 借位看 C4进位输出取反就是借位补码运算有一个很漂亮的性质A 加 B 的补码如果产生了进位说明 A≥B结果就是差的原码没有借位如果没产生进位说明 AB此时的结果是差的补码需要借位。所以第一片的 C4 在减法模式下就是借位标志的反。C41 表示够减C40 表示不够减。设计指标里写明“被减数大于或等于减数”那么正常使用下 C4 恒为 1这个信号可以不接。但如果想在报告里体现完整性就把 C4 引出来经一个非门驱动一个 LED 当借位指示或者送进十位数码管做符号位。需要说清楚的是减法结果的个位显示不能直接照搬加法那条路。加法的结果要过 BCD 修正减法的结果本身就在 0 到 9 之间是合法的 8421 码直接送 74HC4511 即可不需要第二片 74LS283 参与。这也意味着加法通道和减法通道的结果需要二选一用一个二选一数据选择器如 74LS157切换或者干脆各用一组数码管分别显示加法和减法的结果——后者器件多但接线简单前者省器件但要处理选择信号。课程设计里两种都见过我倾向选后一种因为调试阶段两路结果同时可见加法错了不影响减法的排查。4.3 被减数小于减数时会发生什么输入侧没有互锁用户完全可以先把 A 拨成 3再把 B 拨成 8。此时 AB̄1 算出的是 38 的补码 3811四位二进制 1011C40。数码管会显示“11”而正确答案应该是 −5 或者借位标志加 5。三种处理方式按复杂度排一是加一片 74LS85 四位数值比较器检测到 AB 时禁止输出或者点亮一个“错误”指示灯这是最规范的做法二是在报告里明确声明使用约束电路只保证 A≥B 时结果正确这也是原设计指标里“被减数大于或等于减数”这句话的由来三是把 C4 取反后作为控制信号对结果再做一次取反加一得到绝对值的 BCD 码同时用符号位点亮一个负号段。第三种最完整但也最容易在课程设计的两周时间里做不完。我的建议是第二种加第一种的一半电路按 A≥B 设计但把 C4 反相后接一个 LED 做“借位指示”成本只有一根线加一个电阻答辩的时候能讲清楚边界条件在哪比假装没有这个问题强。曾经有位同学被问到“3 减 8 显示 11 是怎么回事”答不上来其实他电路本身没问题只是没想过边界。5. 调试避坑五条血泪经验仿真跑通不等于板子能跑板子能跑不等于所有输入组合都对。下面这五条是我和身边人真实撞过的每条都按“看到什么、为什么、怎么改”写对着查能省掉大半天。5.1 现象一上电四位数码管全显示 8或者整屏全灭原因是 74HC4511 的 LT 和 BI 悬空了。HC 系列 CMOS 输入不像 TTL 那样悬空默认高电平悬空时电平不确定可能被判成低电平于是灯测试或者消隐被误触发。全亮 8 是 LT 被拉低全灭是 BI 被拉低。解决方式是把 LT 和 BI 都明确接到 VCCLE 明确接 GND一个都不留悬空。顺带说这个现象还有个变种是全亮但亮度不均那多半是限流电阻漏焊或者阻值不统一。5.2 现象97 显示 0657 显示 02加法结果的十位永远是 0原因是十位只接了第二片 74LS283 的 C4。前面算过第一片溢出16 到 18时第二片不溢出第一片不溢出但需要修正10 到 15时第二片才溢出两个进位是互补的。改成两个 C4 过一个或门再送十位译码器就对了。如果手头没有或门用两个二极管加一个下拉电阻做二极管或门也能顶一下但正式版还是用 74LS32 干净。5.3 现象减法结果总是比正确答案小 1比如 9−7 显示 1原因是四个异或门的控制端接了开关但第一片的 C0 还是接地的。取反做了加一没做算出来的是 AB̄也就是 A−B−1。改法是把 C0 和异或门控制端接到同一个节点上。这个坑的迷惑性在于加法完全正常只有减法差 1很容易怀疑到数码管或者译码器上去。5.4 现象手一碰拨码开关数值就乱跳松手又好了原因是输入悬空加上机械抖动。拨码开关在切换瞬间有毫秒级的抖动如果后面直接接加法器抖动会被当成多次输入。数字电路课设里一般不加消抖电路那是单片机那边的活但至少要保证开关的另一端可靠接地并且在切换后等稳定了再看结果。如果是在仿真里做Multisim 的开关模型是理想的看不到这个现象别因为仿真没问题就以为板子也没问题。5.5 现象仿真完全正确装到面包板上就是不对而且错得没规律三个高频原因一是面包板某些孔位接触不良尤其是用过很多次的面包板弹簧片已经松了换一列孔重插往往就好了二是电源和地没做去耦每片芯片的 VCC 和 GND 之间应该并一个 0.1μF 瓷片电容TTL 器件在开关瞬间的电流尖峰会把电源拉低一下导致误翻转三是芯片插反或者有一根线跨错了行74LS283 是 16 脚插反了通常直接发烫。排查顺序建议先量电源再量每片芯片的 VCC 脚电压最后才怀疑逻辑。6. 收尾97 和 9−7 一次跑通的自检清单把上面这些东西串起来最后落在一张能照着按的测试表上。上电之前先别急着看数码管按顺序做四件事量一次 VCC 与 GND 之间的电阻确认没有短路给每片芯片的电源脚并上 0.1μF 电容把 LT、BI 接 VCCLE 接 GND确认所有输入开关要么接 VCC 要么接 GND没有一个悬空。然后按这张表逐行验每一行都从“全零”状态重新拨起避免残留状态干扰运算AB期望十位期望个位这一行验的是什么加0000复位状态与消隐是否正常加5409不触发修正的边界和9加5510刚好触发修正和10加9716两片进位互补的那一格加9918最大值修正后不进位减9702常规减法减7700差为零减38——借位指示应点亮前五行验加法通道重点盯 55 和 97 这两格它们分别踩中“修正条件”和“十位来源”两个最容易错的点后三行验减法通道7−7 这一格能顺带确认 C0 是不是真的接了控制信号——如果 C0 没接7−7 会显示 15 而不是 0。做完这八行剩下的组合基本不会再有意外。回过头看这道题真正难的地方不是任何一个芯片而是“哪些信号必须联动”这件事异或门的控制端和 C0 必须联动两个 C4 必须相或开关和电源必须明确。这些在原理图上都只是一根线在面包板上就是一次翻车。从那以后我每次搭完一块板上电前都会强制走一遍“量电阻、并电容、查悬空、对电源脚”这四步不管多简单的电路都不跳。后悔药没有但这四步能让你少用几次。希望帮到你。本文还有配套的精品资源点击获取 
长河君 · 2026/10/29 13:18:36 · 阅读 1.2k 74LS283十进制加减法器：BCD加6修正与调试避坑
简介面向电子信息、测控技术与仪器等专业学生及数字电路初学者这份课程设计文档聚焦一位十进制加减法运算电路的设计、仿真与报告撰写可用于课程设计参考、实验报告模板和仿真练习。包内仅1个doc文件压缩包约689KB正文覆盖设计指标、系统方框图、元器件介绍、设计原理、Multisim 8电路制作调试、整体电路图与测试使用说明。文档围绕74LS283/4008超前进位加法器、74LS86异或门、74LS08与门和74HC4511七段译码驱动器展开讲清减法通过求反码加1实现、加法结果超过9时加6转换为8421BCD码以及十位和个位数码管显示的处理方式并附9716、9-702等测试实例和训练总结。已有3873人学习适合需要理解加减法器工作机理、搭建仿真电路、排查进位借位与译码显示问题、完善设计报告的读者参考。1. 从一块显示“13”的板子说起十进制加减法器最容易出错的不是加法器本身第一次上电97 的那块板子在数码管上打出的是“1 3”不是“1 6”。加法器没坏问题出在加 6 修正那一级我只写了一半。十进制加减法器在数字电路课程设计里算是经典题目网上原理图一搜一大把真正让人卡住的从来不是“超前进位”这四个字而是 74LS283 的第二片到底怎么接、异或门的控制端和进位输入怎么联动、74HC4511 那三个控制脚该拉高还是拉低这些具体的接线问题。下面这份记录来自我在某高校实验室里从仿真到面包板完整跑通一遍的过程写给正在做这道课设、手里已经有一张原理图却不知道从哪根线开始查的人也写给想弄明白“为什么非要加六”的人。2. 器件选型74LS283、4008 与 74HC4511 的取舍依据动手前先把料定下来比画完图再改省事得多。这道题的核心器件就三类一片四位全加器或者两片、一片异或门做减法、一片七段译码驱动器做显示。听起来简单但每一类都有替代型号替代型号的引脚定义和电平特性不一样选错了不是仿真跑不起来而是仿真能跑、装到面包板上出问题那种“黑匣子”式的排查最消耗时间。2.1 加法器芯片74LS283 与 4008 的差别落在哪74LS283 是 TTL 工艺的四位二进制超前进位全加器五个输入端里 A1~A4、B1~B4 是两个操作数C0 是进位输入四个输出 S1~S4 是和C4 是进位输出。它最值钱的地方是“超前进位”——四级进位在片内并行算完不用像串行进位那样一级等一级所以两片级联时延迟不会翻好几倍。4008 是 CMOS 工艺的四位全加器功能上等价供电范围宽、静态功耗低但在 5V 单电源、要直接驱动 74HC4511 的场景里它的高电平驱动能力和翻转速度都不是优势项。维度74LS2834008工艺与供电TTL5VCMOS宽压常见 3~15V位宽与进位4 位C0 进、C4 出可级联4 位Cn 进、Cn4 出可级联进位方式片内超前进位延迟十几纳秒量级内部进位链延迟百纳秒量级与本设计显示级的匹配输出可直接进 74HC4511HC 输入 TTL 兼容5V 下可用但高电平拉电流弱扇出要算引脚是否兼容基准与 74LS283 不兼容不能照图直插结论很直接这道课设选 74LS283。一是两片级联做 BCD 修正是标准玩法二是 74LS283 的 C4 输出本身就是“和超过 15”的标志后面判断要不要加六时能直接用上。这里有个血泪经验——4008 和 74LS283 的引脚排列完全不同有人按 283 的原理图买回 4008插上去发现电源脚位置都不对芯片当场发烫。买件的时候把型号和 datasheet 上的顶视图对一遍比事后返工便宜。2.2 减法那一半一片 74LS86 的四个门刚好够用减法不走单独的减法器走“取反加一”的补码路子这是数字电路里最省器件的一种做法。一片 74LS86 里正好四个二输入异或门对应 B 的四个二进制位四个门的一个输入端并在一起接到控制开关 S1 上另一个输入端分别接 B0~B3。控制端的逻辑要讲透异或门有个特性一端为 0 时输出等于另一端一端为 1 时输出等于另一端的反。所以 S10 时送进加法器 B 端的就是原始的 B此时 C0 也接 0加法器算的是 ABS11 时送进去的是 B 的反码同时 C0 必须接 1加法器算的是 AB̄1也就是 A 加上 B 的补码结果就是 A−B。这一步的关键在于 C0 和异或门控制端必须是同一个信号只取反不加一结果永远差 1。我见过不少人减法算出来总是少 1查了半天以为是芯片坏了其实是 C0 老老实实接了地。为什么不拿非门加二选一数据选择器来做因为那要多一片 74LS157 或者 74LS257线多了十几根面包板上多一根线就多一个接触不良的机会。异或门一个器件把事情办了这是这门课里少有的“器件选得巧就少踩坑”的地方。2.3 显示侧74HC4511 的三个控制脚别悬空74HC4511 是 BCD 到七段码的译码驱动器输出高电平有效配共阴极数码管。它的数据输入 D3~D0 接运算结果的四位 BCD 码段输出 a~g 经限流电阻接数码管。三个控制脚是新手最容易忽略的地方LT灯测试低有效拉低会强制全段点亮显示“8”用来快速判断数码管有没有坏BI消隐低有效拉低会强制全灭LE锁存使能高电平时锁存、低电平时数据直通。引脚有效电平本设计接法拉错的后果LT低接 VCC拉低则四位数码管全显示 8BI低接 VCC拉低则整屏不亮容易误判成没供电LE高锁存接 GND接高则结果卡在第一次的值不更新D3~D0—接运算结果 BCD—a~g高有效经 330Ω~470Ω 接共阴管不加限流电阻段电流过大长期会烧管共阴还是共阳必须和驱动器配套。74HC4511 输出高有效只能配共阴管如果手头只有共阳管那就得换 74LS47输出低有效、配共阳或者在段输出后面加一级反相。这个不匹配属于典型的“接完线全亮或者全不亮”新手很容易往芯片坏的方向想。限流电阻按 5V 供电、段压降约 2V、单段 5~8mA 估330Ω 到 470Ω 都行八个段各串一个别想着共用一个。3. 加法通道怎么走通从四位二进制到两位 BCD 的加 6 修正加法这条路的难点不在加在“加完之后怎么显示”。两个一位十进制数相加结果是 0 到 18可四位二进制最大只能表示到 15而且 8421BCD 码里 1010 到 1111 这六个码是不合法的。所以只要和超过 9就得给结果补加 6跳过那六个非法码同时把进位算出来。3.1 修正条件怎么来Y C4 S3S2 S3S1把 0 到 18 全部列出来看需要修正的只有 10 到 18。其中 16、17、18 三个数在第一片加法器里就已经产生了进位 C41四位和溢出剩下的 10 到 15 没有溢出只能靠和的最高位来判断。十进制和C4 S3 S2 S1 S0是否修正修正后个位90 1 0 0 1否9100 1 0 1 0是0110 1 0 1 1是1120 1 1 0 0是2130 1 1 0 1是3140 1 1 1 0是4150 1 1 1 1是5161 0 0 0 0是6171 0 0 0 1是7181 0 0 1 0是8看 10 到 15 这一段1010、1011、1100、1101、1110、1111共同特征是 S3 恒为 1而低三位里 S2 或 S1 至少有一个为 1。反过来验证 81000和 91001S31 但 S2S10不会被误判。于是 10 到 15 的判定式是 S3S2 S3S116 以上由 C4 兜住合起来就是 Y C4 S3S2 S3S1。这个式子是整道题的核心写错任何一项表现就是某几个数字显示错误比如只写 S3S2 时14 和 15 会算成 8 和 9。3.2 两片 74LS283 级联的具体接法第一片负责“把两个数加起来”第二片负责“需要的时候加六”。第一片的 A4~A1 接数 A 的 8421 码B4~B1 接数 B 的 8421 码C0 接地输出 S3~S0 是四位和C4 是溢出位。第二片的 A4~A1 接第一片的 S3~S0B4~B1 接0 Y Y 0——也就是 B4 接 0、B3 接 Y、B2 接 Y、B1 接 0凑出来正好是 0110 即十进制 6C0 接地。当 Y0 时相当于加 0和原样输出Y1 时相当于加 6把非法码跳过。十位怎么来是这里最容易翻车的一处。第一片的 C41 对应 16、17、18此时四位和是 0、1、2加 6 之后是 6、7、8第二片的 C40。第一片的 C40 但 Y1 对应 10 到 15四位和是 10 到 15加 6 之后是 16 到 21第二片的 C41。也就是说两片的进位永远不会同时为 1十位数就是这两个 C4 的或。只接第二片 C4 的话97 会显示成“0 6”只接第一片 C4 的话57 会显示成“0 2”。这个细节很多原理图上画得含糊照着连必错。Y 的组合逻辑用门电路实现Y C4 S3S2 S3S1用一片 74LS08 做两个与项、再要一个三输入或门收尾。三输入或门不像二输入那么好找74LS32 是二输入或门两片串起来也能做或者用与非门做德摩根变换Y ¬(¬C4 · ¬(S3S2) · ¬(S3S1))一片三输入与非74LS10 若干反相器就能实现。这里提醒一句74LS27 名字里带“或非”是三输入或非门不是或门买件的时候别只看中间那个字。3.3 先静态后动态仿真里怎么分段验别一上来就把整张图连完再按运行出了错你不知道是哪一级的问题。我的做法是分三段验第一段只放第一片 74LS283A、B 各挂四个拨码开关输出接四个探针遍历 0 到 9 的所有组合看 S 和 C4 对不对第二段加上 Y 的判定电路把 100 种输入下的 Y 值和手算表逐项比对第三段才接第二片和译码器。判定逻辑可以直接用一小段脚本先跑一遍确认表达式没错再连线比在仿真里一个一个点开关快得多# 验证 BCD 加 6 修正逻辑输入两个 0-9 的数输出十位和个位 def bcd_add(a, b): total a b # 0~18 s total 0b1111 # 第一片 74LS283 的四位和 c4 (total 4) 1 # 第一片 74LS283 的进位输出 s3 (s 3) 1 s2 (s 2) 1 s1 (s 1) 1 # 修正判定Y C4 S3S2 S3S1 y int(c4 or (s3 and s2) or (s3 and s1)) fixed s 6 * y # 第二片 74LS283A 接 SB 接 0110*Y low fixed 0b1111 # 个位 BCD ten ((fixed 4) 1) | c4 # 十位 两片进位相或 return ten, low for a in range(10): for b in range(10): ten, low bcd_add(a, b) assert (ten, low) (a b) // 10, (a b) % 10, (a, b) print(100 组组合全部通过)这段代码对应的是硬件上的信号流向s和c4就是第一片的两组输出y就是判定门的输出fixed是第二片的加法结果ten那一行的或运算就是把两个 C4 接到同一个或门。跑通这 100 组断言等于在动手接线之前先把真值表验完了后面仿真里再错问题一定在接线而不在逻辑。4. 减法通道的关键一步异或门取反加一与借位处理加法通了减法其实只多两个动作把 B 取反、把进位输入拉高。但这两个动作必须由同一个开关控制而且开关本身的状态在 TTL 电路里有个隐蔽的坑不处理会出现“我没按减法它自己减了”的情况。4.1 B 端接异或门控制端接高还是接低四个异或门的一端全部并联到控制开关 S1另一端分别接 B0~B3。S1 同时接到第一片 74LS283 的 C0。S10 走加法S11 走减法这个在前面讲过这里补两个实操细节。第一TTL 器件的输入端悬空在电气上等价于高电平。这意味着如果 S1 用的是拨动开关只接了 VCC 那一侧没接 GND那么开关拨到“断开”时它不是低电平而是被内部上拉成高电平电路一直在做减法。表现就是加法档位下 97 显示的是 2。正确做法是开关做单刀双掷一端接 VCC 一端接 GND中间抽头接输入或者加一个 1kΩ 到 10kΩ 的下拉电阻。这条在仿真里完全看不出来Multisim 的开关模型不会悬空只有装到板上才会暴露。第二B 的四个位在取反之前必须来自确定的电平也就是四个拨码开关各自接 VCC 或 GND不能悬空。这一步和上一条是同一个道理只是位置不同。整个输入侧我一般会统一加排阻八个输入一次解决比一个个加电阻整齐也不容易漏。4.2 借位看 C4进位输出取反就是借位补码运算有一个很漂亮的性质A 加 B 的补码如果产生了进位说明 A≥B结果就是差的原码没有借位如果没产生进位说明 AB此时的结果是差的补码需要借位。所以第一片的 C4 在减法模式下就是借位标志的反。C41 表示够减C40 表示不够减。设计指标里写明“被减数大于或等于减数”那么正常使用下 C4 恒为 1这个信号可以不接。但如果想在报告里体现完整性就把 C4 引出来经一个非门驱动一个 LED 当借位指示或者送进十位数码管做符号位。需要说清楚的是减法结果的个位显示不能直接照搬加法那条路。加法的结果要过 BCD 修正减法的结果本身就在 0 到 9 之间是合法的 8421 码直接送 74HC4511 即可不需要第二片 74LS283 参与。这也意味着加法通道和减法通道的结果需要二选一用一个二选一数据选择器如 74LS157切换或者干脆各用一组数码管分别显示加法和减法的结果——后者器件多但接线简单前者省器件但要处理选择信号。课程设计里两种都见过我倾向选后一种因为调试阶段两路结果同时可见加法错了不影响减法的排查。4.3 被减数小于减数时会发生什么输入侧没有互锁用户完全可以先把 A 拨成 3再把 B 拨成 8。此时 AB̄1 算出的是 38 的补码 3811四位二进制 1011C40。数码管会显示“11”而正确答案应该是 −5 或者借位标志加 5。三种处理方式按复杂度排一是加一片 74LS85 四位数值比较器检测到 AB 时禁止输出或者点亮一个“错误”指示灯这是最规范的做法二是在报告里明确声明使用约束电路只保证 A≥B 时结果正确这也是原设计指标里“被减数大于或等于减数”这句话的由来三是把 C4 取反后作为控制信号对结果再做一次取反加一得到绝对值的 BCD 码同时用符号位点亮一个负号段。第三种最完整但也最容易在课程设计的两周时间里做不完。我的建议是第二种加第一种的一半电路按 A≥B 设计但把 C4 反相后接一个 LED 做“借位指示”成本只有一根线加一个电阻答辩的时候能讲清楚边界条件在哪比假装没有这个问题强。曾经有位同学被问到“3 减 8 显示 11 是怎么回事”答不上来其实他电路本身没问题只是没想过边界。5. 调试避坑五条血泪经验仿真跑通不等于板子能跑板子能跑不等于所有输入组合都对。下面这五条是我和身边人真实撞过的每条都按“看到什么、为什么、怎么改”写对着查能省掉大半天。5.1 现象一上电四位数码管全显示 8或者整屏全灭原因是 74HC4511 的 LT 和 BI 悬空了。HC 系列 CMOS 输入不像 TTL 那样悬空默认高电平悬空时电平不确定可能被判成低电平于是灯测试或者消隐被误触发。全亮 8 是 LT 被拉低全灭是 BI 被拉低。解决方式是把 LT 和 BI 都明确接到 VCCLE 明确接 GND一个都不留悬空。顺带说这个现象还有个变种是全亮但亮度不均那多半是限流电阻漏焊或者阻值不统一。5.2 现象97 显示 0657 显示 02加法结果的十位永远是 0原因是十位只接了第二片 74LS283 的 C4。前面算过第一片溢出16 到 18时第二片不溢出第一片不溢出但需要修正10 到 15时第二片才溢出两个进位是互补的。改成两个 C4 过一个或门再送十位译码器就对了。如果手头没有或门用两个二极管加一个下拉电阻做二极管或门也能顶一下但正式版还是用 74LS32 干净。5.3 现象减法结果总是比正确答案小 1比如 9−7 显示 1原因是四个异或门的控制端接了开关但第一片的 C0 还是接地的。取反做了加一没做算出来的是 AB̄也就是 A−B−1。改法是把 C0 和异或门控制端接到同一个节点上。这个坑的迷惑性在于加法完全正常只有减法差 1很容易怀疑到数码管或者译码器上去。5.4 现象手一碰拨码开关数值就乱跳松手又好了原因是输入悬空加上机械抖动。拨码开关在切换瞬间有毫秒级的抖动如果后面直接接加法器抖动会被当成多次输入。数字电路课设里一般不加消抖电路那是单片机那边的活但至少要保证开关的另一端可靠接地并且在切换后等稳定了再看结果。如果是在仿真里做Multisim 的开关模型是理想的看不到这个现象别因为仿真没问题就以为板子也没问题。5.5 现象仿真完全正确装到面包板上就是不对而且错得没规律三个高频原因一是面包板某些孔位接触不良尤其是用过很多次的面包板弹簧片已经松了换一列孔重插往往就好了二是电源和地没做去耦每片芯片的 VCC 和 GND 之间应该并一个 0.1μF 瓷片电容TTL 器件在开关瞬间的电流尖峰会把电源拉低一下导致误翻转三是芯片插反或者有一根线跨错了行74LS283 是 16 脚插反了通常直接发烫。排查顺序建议先量电源再量每片芯片的 VCC 脚电压最后才怀疑逻辑。6. 收尾97 和 9−7 一次跑通的自检清单把上面这些东西串起来最后落在一张能照着按的测试表上。上电之前先别急着看数码管按顺序做四件事量一次 VCC 与 GND 之间的电阻确认没有短路给每片芯片的电源脚并上 0.1μF 电容把 LT、BI 接 VCCLE 接 GND确认所有输入开关要么接 VCC 要么接 GND没有一个悬空。然后按这张表逐行验每一行都从“全零”状态重新拨起避免残留状态干扰运算AB期望十位期望个位这一行验的是什么加0000复位状态与消隐是否正常加5409不触发修正的边界和9加5510刚好触发修正和10加9716两片进位互补的那一格加9918最大值修正后不进位减9702常规减法减7700差为零减38——借位指示应点亮前五行验加法通道重点盯 55 和 97 这两格它们分别踩中“修正条件”和“十位来源”两个最容易错的点后三行验减法通道7−7 这一格能顺带确认 C0 是不是真的接了控制信号——如果 C0 没接7−7 会显示 15 而不是 0。做完这八行剩下的组合基本不会再有意外。回过头看这道题真正难的地方不是任何一个芯片而是“哪些信号必须联动”这件事异或门的控制端和 C0 必须联动两个 C4 必须相或开关和电源必须明确。这些在原理图上都只是一根线在面包板上就是一次翻车。从那以后我每次搭完一块板上电前都会强制走一遍“量电阻、并电容、查悬空、对电源脚”这四步不管多简单的电路都不跳。后悔药没有但这四步能让你少用几次。希望帮到你。本文还有配套的精品资源点击获取