1. 为什么DC/DC布局能决定EMI的成败搞电源设计的人大概都有过这种经历原理图检查了三遍器件选型反复对比环路补偿也调得稳稳当当结果一上电做辐射测试30MHz到300MHz那段频谱直接起飞峰值超标十几个dB。然后开始换电感、加磁珠、改电容折腾一圈发现改善有限。最后把PCB拿过来仔细一看问题全在布局上。DC/DC变换器的EMI问题本质上是一个电流路径的问题。很多人习惯性地把注意力放在器件本身觉得用好一点的MOSFET、低ESR的电容、屏蔽电感就能把噪声压下去。但实际上DC/DC的噪声是从高频开关电流的环路里辐射出来的环路面积越大等效天线效应越强辐射效率越高。布局做对了环路面积能压缩到最小EMI自然就下来了。这篇文章主要面向做电源硬件设计的工程师尤其是那些正在被传导和辐射测试困扰的人。我会从布局的核心逻辑讲起把输入环路、开关节点、输出环路这几个关键区域的布局要点拆开说清楚再配合实际案例和常见问题排查让你看完就能直接对照自己的板子动手改。不管你是刚入行的新手还是做了几年的老手只要涉及DC/DC的PCB设计这些内容都能直接用上。2. DC/DC布局的核心逻辑与方案选型2.1 先搞清楚噪声从哪来DC/DC变换器工作时输入端的电流是脉冲式的。以最常见的降压拓扑为例上管导通时电流从输入电容经过上管流向电感和负载上管关断时电流从续流路径继续流向电感。这个过程中输入电容需要提供高频的脉冲电流而电流的流动路径就形成了一个高频环路。这个环路里流动的电流具有很高的di/dt根据法拉第电磁感应定律变化的电流会产生变化的磁场变化的磁场又会感应出电场最终以电磁波的形式辐射出去。环路面积越大辐射效率越高。所以布局的核心目标就一句话把高频电流的环路面积做到最小。除了辐射还有传导发射的问题。传导发射主要通过电源线传播但布局不当会加剧传导噪声因为走线的寄生电感和寄生电容会形成额外的谐振路径让噪声在特定频段上被放大。2.2 布局方案的取舍逻辑在实际项目中布局方案往往需要在电气性能、散热、可制造性之间做平衡。我见过不少设计为了追求最小的环路面积把输入电容紧贴芯片放置结果散热焊盘被挡住芯片温度飙到120度以上。也见过为了散热把功率器件铺得很开结果EMI直接超标。我的经验是优先保证高频环路的面积最小其次考虑散热和可制造性。因为散热可以通过铜皮面积、过孔阵列、甚至加散热器来解决但EMI一旦超标后期整改的成本远高于前期布局的投入。具体来说布局的优先级排序是这样的第一优先级输入电容与芯片输入引脚之间的环路面积第二优先级开关节点SW节点的铜皮面积第三优先级输出电容与电感之间的环路面积第四优先级反馈走线的抗干扰处理第五优先级散热和可制造性这个排序不是绝对的但大多数情况下遵循这个逻辑能让你少走很多弯路。2.3 不同拓扑的布局差异虽然布局的核心逻辑一致但不同拓扑的布局重点有所不同。降压拓扑的输入环路是重点因为输入电流是脉冲式的升压拓扑的输出环路是重点因为输出端的电流是脉冲式的升降压拓扑则两端都需要注意。对于隔离型拓扑比如反激还要额外考虑变压器原副边的耦合和Y电容的放置位置。但不管哪种拓扑高频脉冲电流的路径永远是布局的第一关注点。3. 核心细节解析与实操要点3.1 输入电容的放置差之毫厘谬以千里输入电容的放置是DC/DC布局中最关键的一步。很多设计把输入电容放在芯片旁边但走线绕了一大圈才连到输入引脚这个绕线就引入了寄生电感。寄生电感在高频下会形成阻抗让电容的高频滤波效果大打折扣。正确的做法是输入电容的焊盘直接与芯片的输入引脚和地引脚相邻中间不要有任何过孔或长走线。如果空间允许用多个小容值电容并联比如一个10uF的陶瓷电容加一个100nF的再并一个1nF的分别对应不同频段的噪声。这里有个细节电容的接地端要尽量靠近芯片的地引脚最好直接打在同一个铜皮上。如果中间隔了过孔过孔的寄生电感大约在1nH左右对于100MHz的噪声来说1nH的阻抗大约是0.6欧姆看起来不大但和电容的ESR叠加后会让滤波效果明显下降。注意输入电容的接地回路一定要短。我见过一个设计输入电容的地端通过两个过孔连接到内层地平面结果传导测试在50MHz附近超标。后来把电容地端直接打在顶层地铜皮上过孔数量增加到四个问题就解决了。3.2 开关节点越小越好但别走极端开关节点是连接上管和下管的节点也是电感的输入端。这个节点的电压在开关过程中会快速跳变dv/dt很高是一个强辐射源。布局的原则是在满足载流能力的前提下铜皮面积越小越好。但这里有个常见的误区有人为了减小SW节点的面积把铜皮缩得很窄结果导致载流能力不足温升过高。我的做法是先根据电流大小计算出最小线宽然后在这个基础上留出20%左右的余量不要额外扩大。SW节点的铜皮下面尽量不要走敏感信号线尤其是反馈线。如果必须走中间要加地屏蔽层。另外SW节点的铜皮不要延伸到芯片下方以外的区域避免形成额外的辐射天线。3.3 输出环路电感之后的关键区域输出环路包括电感、输出电容和负载之间的连接。对于降压拓扑来说输出电流是连续的所以输出环路的噪声比输入环路要小。但输出电容的放置仍然很重要因为它需要滤除电感电流的纹波。输出电容要尽量靠近电感放置并且接地端要短。如果输出电容离电感太远走线的寄生电感会和电容形成LC谐振在特定频率上产生增益反而放大噪声。对于多相DC/DC输出电容的放置还要考虑各相之间的均流。每相的输出电容要尽量对称放置避免因为布局不对称导致某相电流过大。3.4 反馈走线容易被忽视的噪声入口反馈走线负责将输出电压反馈给控制芯片如果受到噪声干扰会导致输出电压波动甚至引起振荡。反馈走线的布局要点是远离SW节点和电感走线尽量短并且用地线包围。如果反馈走线必须经过SW节点附近可以在中间加一层地平面作为屏蔽。另外反馈电阻要靠近芯片放置不要放在输出端因为输出端的噪声更大。提示反馈走线的分压电阻接地端要连接到芯片的模拟地不要连接到功率地。功率地上的噪声会通过分压电阻进入反馈引脚导致输出电压不稳定。3.5 过孔与铜皮的配合过孔在DC/DC布局中扮演着重要角色它既是电流的通道也是散热的路径。但过孔也有寄生电感大约每个过孔1nH左右。对于高频环路过孔的数量和位置都会影响EMI。我的经验是高频环路中的过孔要尽量少但必要的过孔要足够多。比如输入电容的接地端如果必须通过过孔连接到地平面那就用多个过孔并联降低等效电感。而对于散热焊盘过孔数量要多但位置要均匀分布。铜皮的厚度也会影响EMI。一般来说2oz铜比1oz铜的载流能力更强但高频下的趋肤效应会让电流集中在铜皮表面所以铜皮厚度对高频阻抗的影响有限。不过厚铜皮可以降低直流压降和温升间接改善EMI。4. 实操过程与核心环节实现4.1 布局前的准备工作在开始布局之前先要明确几个关键参数输入电压范围、输出电压、最大负载电流、开关频率。这些参数决定了输入电容的容值、电感的感值、以及走线的最小宽度。以一款输入12V、输出3.3V、最大电流5A、开关频率500kHz的降压变换器为例。输入电容的容值可以根据公式估算C_in ≥ (I_out × D × (1-D)) / (f_sw × ΔV_in)其中D是占空比ΔV_in是允许的输入电压纹波。假设D0.275ΔV_in50mV代入计算得到C_in ≥ 13.75uF。实际选型时留出余量用两个10uF的陶瓷电容并联。电感的感值根据输出电流纹波来选一般取输出电流的20%到40%。假设取30%则ΔI_L1.5A电感感值L (V_out × (1-D)) / (f_sw × ΔI_L) (3.3 × 0.725) / (500k × 1.5) ≈ 3.2uH实际选3.3uH的标准感值。走线宽度根据电流和允许温升来定。对于5A的电流1oz铜厚允许温升10度线宽大约需要100mil2.54mm。如果空间紧张可以用2oz铜线宽减半。4.2 布局步骤详解第一步放置芯片和输入电容。把芯片放在板子的一侧输入电容紧贴芯片的输入引脚和地引脚。如果芯片有多个地引脚输入电容的地端要连接到最近的那个地引脚。第二步放置电感。电感要靠近芯片的SW引脚走线尽量短而粗。电感的另一端连接输出电容。第三步放置输出电容。输出电容要靠近电感放置接地端要短。如果输出电容有多个要均匀分布在电感周围。第四步放置反馈电阻。反馈电阻要靠近芯片的反馈引脚分压点的走线要短并且用地线包围。第五步铺地铜皮。在顶层和底层铺地铜皮过孔阵列连接各层地平面。注意SW节点下方的地铜皮要完整不要被其他走线割裂。第六步检查高频环路。用眼睛沿着输入电容、芯片输入引脚、芯片地引脚、输入电容地端这个路径走一遍确认环路面积最小。4.3 关键参数的实测验证布局完成后在打样之前可以用仿真软件做一次电流密度和热仿真看看有没有明显的热点。打样回来后先用示波器测量SW节点的波形看有没有过冲和振铃。如果过冲很大说明寄生电感偏大需要优化布局。然后做传导测试和辐射测试。传导测试主要看150kHz到30MHz的频段辐射测试看30MHz到1GHz。如果某个频段超标可以用近场探头定位噪声源然后针对性地调整布局。提示近场探头是排查EMI的利器。用近场探头在板子上方扫描可以快速找到辐射最强的区域。一般来说辐射最强的区域就是SW节点和输入环路。4.4 一个实际案例的布局对比我曾经做过一个项目第一版布局把输入电容放在芯片的背面通过过孔连接。结果传导测试在30MHz到50MHz超标6dB。第二版把输入电容移到顶层紧贴芯片输入引脚过孔数量从2个增加到6个传导测试顺利通过辐射测试也有明显改善。这个案例说明输入电容的放置位置和过孔数量对EMI的影响非常大。背面放置虽然节省了顶层空间但过孔的寄生电感会让高频滤波效果大打折扣。5. 常见问题与排查技巧实录5.1 传导超标先查输入环路传导测试超标是最常见的问题。如果超标频段在150kHz到1MHz通常是差模噪声和输入电容的容值有关如果超标频段在1MHz到30MHz通常是共模噪声和布局的寄生电容有关。排查步骤用示波器测量输入电压的纹波看纹波频率和超标频段是否对应。用近场探头扫描输入环路看辐射强度。检查输入电容的接地回路是否足够短。检查SW节点的铜皮面积是否过大。检查反馈走线是否受到干扰。5.2 辐射超标重点查SW节点和电感辐射超标通常发生在30MHz到300MHz。这个频段的噪声主要来自SW节点的dv/dt和电感的磁场辐射。排查步骤用近场探头扫描板子找到辐射最强的区域。如果辐射最强在SW节点检查铜皮面积是否过大是否可以缩小。如果辐射最强在电感检查电感是否屏蔽是否可以换用屏蔽电感。检查SW节点下方是否有敏感走线如果有加地屏蔽。检查输入环路和输出环路的面积是否最小。5.3 输出电压不稳定查反馈和地输出电压不稳定通常和反馈走线或地平面有关。如果反馈走线受到SW节点的干扰会导致输出电压波动。排查步骤用示波器测量反馈引脚的电压看是否有开关频率的纹波。检查反馈走线是否远离SW节点。检查反馈电阻的接地端是否连接到模拟地。检查地平面是否完整有没有被走线割裂。5.4 常见问题速查表问题现象可能原因排查方法解决措施传导超标150kHz-1MHz输入电容容值不足测量输入纹波增加输入电容容值传导超标1MHz-30MHz输入环路面积过大近场探头扫描缩小输入环路面积辐射超标30MHz-100MHzSW节点铜皮过大近场探头扫描缩小SW节点铜皮辐射超标100MHz-300MHz电感磁场辐射近场探头扫描换用屏蔽电感输出电压波动反馈走线受干扰测量反馈引脚电压反馈走线远离SW节点芯片温升过高散热焊盘过孔不足热成像仪测量增加散热过孔5.5 独家避坑技巧第一个坑输入电容的接地端不要通过长走线连接到芯片的地引脚。我见过一个设计输入电容的地端走了一段5mm的线才连到芯片地结果传导测试在20MHz超标。后来把电容地端直接打在芯片地引脚旁边的铜皮上问题解决。第二个坑SW节点的铜皮不要延伸到芯片下方以外的区域。有些设计为了美观把SW节点的铜皮铺得很大结果辐射测试超标。SW节点的铜皮只需要覆盖电感的焊盘和芯片的SW引脚即可。第三个坑反馈走线不要和功率走线平行。如果反馈走线和SW节点的走线平行会通过寄生电容耦合噪声。如果必须平行中间要加地线隔离。第四个坑过孔不要放在高频环路的路径上。过孔的寄生电感会增大环路的阻抗降低滤波效果。如果必须放用多个过孔并联。第五个坑地平面不要被走线割裂。地平面割裂会导致回流路径变长增大环路面积。如果必须走线穿过地平面要在走线两侧加过孔保证回流路径连续。6. 布局之外的辅助手段6.1 缓冲电路的设计缓冲电路可以吸收SW节点的振铃降低dv/dt和di/dt。常见的缓冲电路有RC缓冲和RCD缓冲。RC缓冲适用于低功率场合RCD缓冲适用于高功率场合。缓冲电路的参数需要根据SW节点的振铃频率来选。先用示波器测量振铃频率然后根据公式计算电容和电阻的值。一般来说缓冲电容的容值在100pF到1nF之间电阻的阻值在1欧姆到10欧姆之间。6.2 共模电感的选型共模电感可以抑制共模噪声对于传导测试的1MHz到30MHz频段特别有效。选型时要注意共模电感的阻抗特性确保在超标频段有足够的阻抗。共模电感的放置位置也很重要要尽量靠近输入端口并且接地端要短。如果共模电感的地端走线太长会降低共模抑制效果。6.3 屏蔽罩的使用如果布局优化后仍然超标可以考虑加屏蔽罩。屏蔽罩可以阻挡辐射但要注意屏蔽罩的接地要良好否则会形成天线效应。屏蔽罩的接地过孔要均匀分布间距小于最高频率波长的1/20。以300MHz为例波长是1米1/20是5厘米。所以屏蔽罩的接地过孔间距要小于5厘米。对于更高的频率间距要更小。6.4 展频技术的应用展频技术通过调制开关频率把窄带噪声分散到更宽的频带上降低峰值。展频技术对于辐射测试特别有效但要注意展频范围不要太大否则会影响输出电压的稳定性。展频范围一般取开关频率的±5%到±10%。比如500kHz的开关频率展频范围可以取±25kHz到±50kHz。7. 从布局到测试的完整闭环7.1 设计阶段的检查清单在布局完成后打样之前用这个清单检查一遍输入电容是否紧贴芯片输入引脚和地引脚输入电容的接地回路是否最短SW节点的铜皮面积是否最小电感是否靠近SW引脚输出电容是否靠近电感反馈走线是否远离SW节点反馈电阻是否靠近芯片地平面是否完整过孔数量是否足够散热焊盘是否均匀分布过孔7.2 测试阶段的排查流程打样回来后按照这个流程测试先测SW节点的波形看有没有过冲和振铃。测输入电压的纹波看是否在允许范围内。测输出电压的纹波看是否在允许范围内。做传导测试看150kHz到30MHz的频段。做辐射测试看30MHz到1GHz的频段。如果超标用近场探头定位噪声源。根据噪声源调整布局或增加辅助手段。7.3 迭代优化的经验EMI整改往往需要多次迭代。我的经验是先改布局再改器件最后加辅助手段。因为布局的改善成本最低效果最明显。器件更换的成本较高而且不一定能解决问题。辅助手段是最后的选择因为会增加成本和体积。每次迭代只改一个变量这样才能准确判断哪个措施有效。如果一次改多个地方即使问题解决了也不知道是哪个措施起了作用。8. 一些个人体会做了这么多年电源设计我最大的感受是DC/DC的EMI问题八成出在布局上两成出在器件和辅助手段上。很多工程师一开始就把精力放在选器件上忽略了布局的重要性。结果器件换了一轮又一轮问题依然存在。布局的核心就是高频环路面积最小化。把这个原则贯彻到每一个细节里EMI问题就能解决大半。剩下的问题再通过缓冲电路、共模电感、屏蔽罩等手段来补足。还有一点不要迷信仿真。仿真可以帮你验证电流密度和热分布但EMI的仿真精度有限尤其是辐射发射的仿真和实测差距很大。布局的经验比仿真更重要。最后分享一个小技巧在布局完成后用眼睛沿着高频电流的路径走一遍看看有没有绕远路的地方。如果有就优化它。这个简单的动作往往能发现很多问题。 
长河君 · 2026/10/23 5:46:09 · 阅读 1.2k DC/DC布局决定EMI成败：高频环路最小化实战指南
1. 为什么DC/DC布局能决定EMI的成败搞电源设计的人大概都有过这种经历原理图检查了三遍器件选型反复对比环路补偿也调得稳稳当当结果一上电做辐射测试30MHz到300MHz那段频谱直接起飞峰值超标十几个dB。然后开始换电感、加磁珠、改电容折腾一圈发现改善有限。最后把PCB拿过来仔细一看问题全在布局上。DC/DC变换器的EMI问题本质上是一个电流路径的问题。很多人习惯性地把注意力放在器件本身觉得用好一点的MOSFET、低ESR的电容、屏蔽电感就能把噪声压下去。但实际上DC/DC的噪声是从高频开关电流的环路里辐射出来的环路面积越大等效天线效应越强辐射效率越高。布局做对了环路面积能压缩到最小EMI自然就下来了。这篇文章主要面向做电源硬件设计的工程师尤其是那些正在被传导和辐射测试困扰的人。我会从布局的核心逻辑讲起把输入环路、开关节点、输出环路这几个关键区域的布局要点拆开说清楚再配合实际案例和常见问题排查让你看完就能直接对照自己的板子动手改。不管你是刚入行的新手还是做了几年的老手只要涉及DC/DC的PCB设计这些内容都能直接用上。2. DC/DC布局的核心逻辑与方案选型2.1 先搞清楚噪声从哪来DC/DC变换器工作时输入端的电流是脉冲式的。以最常见的降压拓扑为例上管导通时电流从输入电容经过上管流向电感和负载上管关断时电流从续流路径继续流向电感。这个过程中输入电容需要提供高频的脉冲电流而电流的流动路径就形成了一个高频环路。这个环路里流动的电流具有很高的di/dt根据法拉第电磁感应定律变化的电流会产生变化的磁场变化的磁场又会感应出电场最终以电磁波的形式辐射出去。环路面积越大辐射效率越高。所以布局的核心目标就一句话把高频电流的环路面积做到最小。除了辐射还有传导发射的问题。传导发射主要通过电源线传播但布局不当会加剧传导噪声因为走线的寄生电感和寄生电容会形成额外的谐振路径让噪声在特定频段上被放大。2.2 布局方案的取舍逻辑在实际项目中布局方案往往需要在电气性能、散热、可制造性之间做平衡。我见过不少设计为了追求最小的环路面积把输入电容紧贴芯片放置结果散热焊盘被挡住芯片温度飙到120度以上。也见过为了散热把功率器件铺得很开结果EMI直接超标。我的经验是优先保证高频环路的面积最小其次考虑散热和可制造性。因为散热可以通过铜皮面积、过孔阵列、甚至加散热器来解决但EMI一旦超标后期整改的成本远高于前期布局的投入。具体来说布局的优先级排序是这样的第一优先级输入电容与芯片输入引脚之间的环路面积第二优先级开关节点SW节点的铜皮面积第三优先级输出电容与电感之间的环路面积第四优先级反馈走线的抗干扰处理第五优先级散热和可制造性这个排序不是绝对的但大多数情况下遵循这个逻辑能让你少走很多弯路。2.3 不同拓扑的布局差异虽然布局的核心逻辑一致但不同拓扑的布局重点有所不同。降压拓扑的输入环路是重点因为输入电流是脉冲式的升压拓扑的输出环路是重点因为输出端的电流是脉冲式的升降压拓扑则两端都需要注意。对于隔离型拓扑比如反激还要额外考虑变压器原副边的耦合和Y电容的放置位置。但不管哪种拓扑高频脉冲电流的路径永远是布局的第一关注点。3. 核心细节解析与实操要点3.1 输入电容的放置差之毫厘谬以千里输入电容的放置是DC/DC布局中最关键的一步。很多设计把输入电容放在芯片旁边但走线绕了一大圈才连到输入引脚这个绕线就引入了寄生电感。寄生电感在高频下会形成阻抗让电容的高频滤波效果大打折扣。正确的做法是输入电容的焊盘直接与芯片的输入引脚和地引脚相邻中间不要有任何过孔或长走线。如果空间允许用多个小容值电容并联比如一个10uF的陶瓷电容加一个100nF的再并一个1nF的分别对应不同频段的噪声。这里有个细节电容的接地端要尽量靠近芯片的地引脚最好直接打在同一个铜皮上。如果中间隔了过孔过孔的寄生电感大约在1nH左右对于100MHz的噪声来说1nH的阻抗大约是0.6欧姆看起来不大但和电容的ESR叠加后会让滤波效果明显下降。注意输入电容的接地回路一定要短。我见过一个设计输入电容的地端通过两个过孔连接到内层地平面结果传导测试在50MHz附近超标。后来把电容地端直接打在顶层地铜皮上过孔数量增加到四个问题就解决了。3.2 开关节点越小越好但别走极端开关节点是连接上管和下管的节点也是电感的输入端。这个节点的电压在开关过程中会快速跳变dv/dt很高是一个强辐射源。布局的原则是在满足载流能力的前提下铜皮面积越小越好。但这里有个常见的误区有人为了减小SW节点的面积把铜皮缩得很窄结果导致载流能力不足温升过高。我的做法是先根据电流大小计算出最小线宽然后在这个基础上留出20%左右的余量不要额外扩大。SW节点的铜皮下面尽量不要走敏感信号线尤其是反馈线。如果必须走中间要加地屏蔽层。另外SW节点的铜皮不要延伸到芯片下方以外的区域避免形成额外的辐射天线。3.3 输出环路电感之后的关键区域输出环路包括电感、输出电容和负载之间的连接。对于降压拓扑来说输出电流是连续的所以输出环路的噪声比输入环路要小。但输出电容的放置仍然很重要因为它需要滤除电感电流的纹波。输出电容要尽量靠近电感放置并且接地端要短。如果输出电容离电感太远走线的寄生电感会和电容形成LC谐振在特定频率上产生增益反而放大噪声。对于多相DC/DC输出电容的放置还要考虑各相之间的均流。每相的输出电容要尽量对称放置避免因为布局不对称导致某相电流过大。3.4 反馈走线容易被忽视的噪声入口反馈走线负责将输出电压反馈给控制芯片如果受到噪声干扰会导致输出电压波动甚至引起振荡。反馈走线的布局要点是远离SW节点和电感走线尽量短并且用地线包围。如果反馈走线必须经过SW节点附近可以在中间加一层地平面作为屏蔽。另外反馈电阻要靠近芯片放置不要放在输出端因为输出端的噪声更大。提示反馈走线的分压电阻接地端要连接到芯片的模拟地不要连接到功率地。功率地上的噪声会通过分压电阻进入反馈引脚导致输出电压不稳定。3.5 过孔与铜皮的配合过孔在DC/DC布局中扮演着重要角色它既是电流的通道也是散热的路径。但过孔也有寄生电感大约每个过孔1nH左右。对于高频环路过孔的数量和位置都会影响EMI。我的经验是高频环路中的过孔要尽量少但必要的过孔要足够多。比如输入电容的接地端如果必须通过过孔连接到地平面那就用多个过孔并联降低等效电感。而对于散热焊盘过孔数量要多但位置要均匀分布。铜皮的厚度也会影响EMI。一般来说2oz铜比1oz铜的载流能力更强但高频下的趋肤效应会让电流集中在铜皮表面所以铜皮厚度对高频阻抗的影响有限。不过厚铜皮可以降低直流压降和温升间接改善EMI。4. 实操过程与核心环节实现4.1 布局前的准备工作在开始布局之前先要明确几个关键参数输入电压范围、输出电压、最大负载电流、开关频率。这些参数决定了输入电容的容值、电感的感值、以及走线的最小宽度。以一款输入12V、输出3.3V、最大电流5A、开关频率500kHz的降压变换器为例。输入电容的容值可以根据公式估算C_in ≥ (I_out × D × (1-D)) / (f_sw × ΔV_in)其中D是占空比ΔV_in是允许的输入电压纹波。假设D0.275ΔV_in50mV代入计算得到C_in ≥ 13.75uF。实际选型时留出余量用两个10uF的陶瓷电容并联。电感的感值根据输出电流纹波来选一般取输出电流的20%到40%。假设取30%则ΔI_L1.5A电感感值L (V_out × (1-D)) / (f_sw × ΔI_L) (3.3 × 0.725) / (500k × 1.5) ≈ 3.2uH实际选3.3uH的标准感值。走线宽度根据电流和允许温升来定。对于5A的电流1oz铜厚允许温升10度线宽大约需要100mil2.54mm。如果空间紧张可以用2oz铜线宽减半。4.2 布局步骤详解第一步放置芯片和输入电容。把芯片放在板子的一侧输入电容紧贴芯片的输入引脚和地引脚。如果芯片有多个地引脚输入电容的地端要连接到最近的那个地引脚。第二步放置电感。电感要靠近芯片的SW引脚走线尽量短而粗。电感的另一端连接输出电容。第三步放置输出电容。输出电容要靠近电感放置接地端要短。如果输出电容有多个要均匀分布在电感周围。第四步放置反馈电阻。反馈电阻要靠近芯片的反馈引脚分压点的走线要短并且用地线包围。第五步铺地铜皮。在顶层和底层铺地铜皮过孔阵列连接各层地平面。注意SW节点下方的地铜皮要完整不要被其他走线割裂。第六步检查高频环路。用眼睛沿着输入电容、芯片输入引脚、芯片地引脚、输入电容地端这个路径走一遍确认环路面积最小。4.3 关键参数的实测验证布局完成后在打样之前可以用仿真软件做一次电流密度和热仿真看看有没有明显的热点。打样回来后先用示波器测量SW节点的波形看有没有过冲和振铃。如果过冲很大说明寄生电感偏大需要优化布局。然后做传导测试和辐射测试。传导测试主要看150kHz到30MHz的频段辐射测试看30MHz到1GHz。如果某个频段超标可以用近场探头定位噪声源然后针对性地调整布局。提示近场探头是排查EMI的利器。用近场探头在板子上方扫描可以快速找到辐射最强的区域。一般来说辐射最强的区域就是SW节点和输入环路。4.4 一个实际案例的布局对比我曾经做过一个项目第一版布局把输入电容放在芯片的背面通过过孔连接。结果传导测试在30MHz到50MHz超标6dB。第二版把输入电容移到顶层紧贴芯片输入引脚过孔数量从2个增加到6个传导测试顺利通过辐射测试也有明显改善。这个案例说明输入电容的放置位置和过孔数量对EMI的影响非常大。背面放置虽然节省了顶层空间但过孔的寄生电感会让高频滤波效果大打折扣。5. 常见问题与排查技巧实录5.1 传导超标先查输入环路传导测试超标是最常见的问题。如果超标频段在150kHz到1MHz通常是差模噪声和输入电容的容值有关如果超标频段在1MHz到30MHz通常是共模噪声和布局的寄生电容有关。排查步骤用示波器测量输入电压的纹波看纹波频率和超标频段是否对应。用近场探头扫描输入环路看辐射强度。检查输入电容的接地回路是否足够短。检查SW节点的铜皮面积是否过大。检查反馈走线是否受到干扰。5.2 辐射超标重点查SW节点和电感辐射超标通常发生在30MHz到300MHz。这个频段的噪声主要来自SW节点的dv/dt和电感的磁场辐射。排查步骤用近场探头扫描板子找到辐射最强的区域。如果辐射最强在SW节点检查铜皮面积是否过大是否可以缩小。如果辐射最强在电感检查电感是否屏蔽是否可以换用屏蔽电感。检查SW节点下方是否有敏感走线如果有加地屏蔽。检查输入环路和输出环路的面积是否最小。5.3 输出电压不稳定查反馈和地输出电压不稳定通常和反馈走线或地平面有关。如果反馈走线受到SW节点的干扰会导致输出电压波动。排查步骤用示波器测量反馈引脚的电压看是否有开关频率的纹波。检查反馈走线是否远离SW节点。检查反馈电阻的接地端是否连接到模拟地。检查地平面是否完整有没有被走线割裂。5.4 常见问题速查表问题现象可能原因排查方法解决措施传导超标150kHz-1MHz输入电容容值不足测量输入纹波增加输入电容容值传导超标1MHz-30MHz输入环路面积过大近场探头扫描缩小输入环路面积辐射超标30MHz-100MHzSW节点铜皮过大近场探头扫描缩小SW节点铜皮辐射超标100MHz-300MHz电感磁场辐射近场探头扫描换用屏蔽电感输出电压波动反馈走线受干扰测量反馈引脚电压反馈走线远离SW节点芯片温升过高散热焊盘过孔不足热成像仪测量增加散热过孔5.5 独家避坑技巧第一个坑输入电容的接地端不要通过长走线连接到芯片的地引脚。我见过一个设计输入电容的地端走了一段5mm的线才连到芯片地结果传导测试在20MHz超标。后来把电容地端直接打在芯片地引脚旁边的铜皮上问题解决。第二个坑SW节点的铜皮不要延伸到芯片下方以外的区域。有些设计为了美观把SW节点的铜皮铺得很大结果辐射测试超标。SW节点的铜皮只需要覆盖电感的焊盘和芯片的SW引脚即可。第三个坑反馈走线不要和功率走线平行。如果反馈走线和SW节点的走线平行会通过寄生电容耦合噪声。如果必须平行中间要加地线隔离。第四个坑过孔不要放在高频环路的路径上。过孔的寄生电感会增大环路的阻抗降低滤波效果。如果必须放用多个过孔并联。第五个坑地平面不要被走线割裂。地平面割裂会导致回流路径变长增大环路面积。如果必须走线穿过地平面要在走线两侧加过孔保证回流路径连续。6. 布局之外的辅助手段6.1 缓冲电路的设计缓冲电路可以吸收SW节点的振铃降低dv/dt和di/dt。常见的缓冲电路有RC缓冲和RCD缓冲。RC缓冲适用于低功率场合RCD缓冲适用于高功率场合。缓冲电路的参数需要根据SW节点的振铃频率来选。先用示波器测量振铃频率然后根据公式计算电容和电阻的值。一般来说缓冲电容的容值在100pF到1nF之间电阻的阻值在1欧姆到10欧姆之间。6.2 共模电感的选型共模电感可以抑制共模噪声对于传导测试的1MHz到30MHz频段特别有效。选型时要注意共模电感的阻抗特性确保在超标频段有足够的阻抗。共模电感的放置位置也很重要要尽量靠近输入端口并且接地端要短。如果共模电感的地端走线太长会降低共模抑制效果。6.3 屏蔽罩的使用如果布局优化后仍然超标可以考虑加屏蔽罩。屏蔽罩可以阻挡辐射但要注意屏蔽罩的接地要良好否则会形成天线效应。屏蔽罩的接地过孔要均匀分布间距小于最高频率波长的1/20。以300MHz为例波长是1米1/20是5厘米。所以屏蔽罩的接地过孔间距要小于5厘米。对于更高的频率间距要更小。6.4 展频技术的应用展频技术通过调制开关频率把窄带噪声分散到更宽的频带上降低峰值。展频技术对于辐射测试特别有效但要注意展频范围不要太大否则会影响输出电压的稳定性。展频范围一般取开关频率的±5%到±10%。比如500kHz的开关频率展频范围可以取±25kHz到±50kHz。7. 从布局到测试的完整闭环7.1 设计阶段的检查清单在布局完成后打样之前用这个清单检查一遍输入电容是否紧贴芯片输入引脚和地引脚输入电容的接地回路是否最短SW节点的铜皮面积是否最小电感是否靠近SW引脚输出电容是否靠近电感反馈走线是否远离SW节点反馈电阻是否靠近芯片地平面是否完整过孔数量是否足够散热焊盘是否均匀分布过孔7.2 测试阶段的排查流程打样回来后按照这个流程测试先测SW节点的波形看有没有过冲和振铃。测输入电压的纹波看是否在允许范围内。测输出电压的纹波看是否在允许范围内。做传导测试看150kHz到30MHz的频段。做辐射测试看30MHz到1GHz的频段。如果超标用近场探头定位噪声源。根据噪声源调整布局或增加辅助手段。7.3 迭代优化的经验EMI整改往往需要多次迭代。我的经验是先改布局再改器件最后加辅助手段。因为布局的改善成本最低效果最明显。器件更换的成本较高而且不一定能解决问题。辅助手段是最后的选择因为会增加成本和体积。每次迭代只改一个变量这样才能准确判断哪个措施有效。如果一次改多个地方即使问题解决了也不知道是哪个措施起了作用。8. 一些个人体会做了这么多年电源设计我最大的感受是DC/DC的EMI问题八成出在布局上两成出在器件和辅助手段上。很多工程师一开始就把精力放在选器件上忽略了布局的重要性。结果器件换了一轮又一轮问题依然存在。布局的核心就是高频环路面积最小化。把这个原则贯彻到每一个细节里EMI问题就能解决大半。剩下的问题再通过缓冲电路、共模电感、屏蔽罩等手段来补足。还有一点不要迷信仿真。仿真可以帮你验证电流密度和热分布但EMI的仿真精度有限尤其是辐射发射的仿真和实测差距很大。布局的经验比仿真更重要。最后分享一个小技巧在布局完成后用眼睛沿着高频电流的路径走一遍看看有没有绕远路的地方。如果有就优化它。这个简单的动作往往能发现很多问题。