1. 从片内总线到片间总线的思维切换很多刚接触嵌入式或者芯片设计的同行在啃完片内总线那一套东西之后都会有一种我已经懂了通信的错觉。片内总线比如常见的那些走的是并行、同步、短距离的路子时钟一给数据一排一拍一拍往前推逻辑清晰得很。可一旦把视角从芯片内部挪到芯片与芯片之间也就是从片内走到片间整个游戏规则就变了。你面对的不再是同一块硅片上几毫米甚至几微米的走线而是几厘米、几十厘米的PCB走线甚至是排线、连接器、双绞线。距离一拉长信号完整性、时钟同步、线数成本、抗干扰能力全都成了必须重新算账的问题。这个系列叫从沙子到车辙前面几篇聊的是从硅片到系统的那条链路这一篇聚焦在片间通信最经典的两条腿SPI和I2C。为什么是这两条因为它们几乎是每个嵌入式工程师绕不开的起点。你打开任何一块开发板传感器、存储器、显示屏、电源管理芯片十有八九挂在这两条总线上。它们不像以太网、USB那么复杂但恰恰因为简单很多人只停留在能通就行的层面真到了时序出问题、多设备冲突、长线传输翻车的时候就抓瞎了。我写这篇的目的很直接把SPI和I2C从会用拉到懂为什么这么设计的层次。不管你是刚画完第一块板子的新手还是已经调过几十个传感器驱动的老手我都希望你能从片间通信的物理约束、协议取舍、时序细节和实战踩坑这几个角度重新审视这两条总线。文章会涉及具体的时序参数计算、上拉电阻选型、多从机拓扑、常见故障排查链路以及一些只有实际调过板子才会知道的细节。你不需要有很深的模拟电路背景但需要有一点数字通信的常识剩下的我会用生活化的类比和实际案例把它讲透。2. SPI用线数换速度的直球打法2.1 SPI的四线制到底解决了什么问题SPI的全称是串行外设接口名字里就带着外设两个字说明它从诞生之初就是冲着片间通信去的。它的核心思路非常直白既然并行总线线太多、距离一长就同步不了那就把数据拆成一位一位用一根线慢慢传。但慢是相对的SPI通过独立的时钟线和全双工的数据线把串行通信的速度拉到了几十兆赫兹甚至上百兆赫兹的量级这在片间通信里已经相当可观了。标准SPI是四根线SCLK、MOSI、MISO、SS。SCLK是时钟由主机产生所有数据都踩着这个节拍走MOSI是主机输出从机输入MISO是主机输入从机输出这两根线让SPI天然支持全双工发和收可以同时进行SS是片选低电平有效主机拉低哪根SS就代表要跟哪个从机说话。这个设计的精妙之处在于它把跟谁通信和怎么通信彻底分开了。时钟和数据格式是全局统一的片选是每个从机独立的。你想加一个从机就多拉一根SS线协议本身不用动。这里有个很多人一开始会忽略的点SPI没有设备地址的概念。I2C靠地址来区分设备SPI靠片选线。这意味着SPI的从机数量直接受限于主机有多少个可用的GPIO。你挂八个从机就得八根SS线。这在引脚紧张的系统里是个硬约束。我见过不少项目前期图省事全用SPI结果从机一多主控的引脚不够用了最后不得不加IO扩展芯片或者改用I2C。所以选型的时候从机数量是个必须提前算清楚的账。2.2 时钟极性和相位SPI最容易翻车的地方SPI的时序里有两个参数CPOL和CPHA合起来叫SPI模式一共四种组合。CPOL决定时钟空闲时是高电平还是低电平CPHA决定数据是在时钟的第一个边沿采样还是第二个边沿采样。这两个参数如果配错现象通常是数据能读到但全是乱的或者偶尔对偶尔错。很多新手调SPI第一反应是怀疑线没接好其实十有八九是模式没对上。我用一个生活化的类比来解释。假设你和另一个人隔着窗户打手势传消息CPOL就是你们约定不说话的时候手是举着还是放下CPHA就是约定是抬手的时候看对方还是放手的时候看对方。如果两个人约定不一致你抬手的时候对方在看你放手的时候对方也在看那读到的信息就完全错位了。SPI的四种模式就是这四种约定组合主机和从机必须用同一种。实际选型的时候从机手册里一定会写明它支持哪种模式常见的是模式0和模式3。主机这边通常可以配置成任意模式所以原则是从机说了算。我个人的习惯是拿到一个新传感器先翻手册找SPI模式配好之后再动别的。如果手册写得含糊就用逻辑分析仪抓一下波形看时钟空闲电平和数据跳变沿一眼就能判断出来。这个排查动作花不了两分钟但能省掉后面几个小时的瞎猜。2.3 上拉、串联电阻和走线SPI的物理层细节SPI的物理层看起来简单推挽输出不需要上拉电阻直接驱动就行。但真到了高速或者长走线的时候问题就来了。推挽输出的驱动能力强边沿陡这本来是好事但边沿太陡会带来过冲和振铃尤其是在走线阻抗不匹配的时候。我遇到过一块板子SPI时钟跑到20MHz以上就开始丢数据示波器一打时钟线上全是振铃峰峰值都快翻倍了。解决办法是在时钟线和数据线上串一个小电阻通常22欧姆到33欧姆把边沿稍微缓一缓振铃就压下去了。串联电阻的位置也有讲究要尽量靠近信号源也就是主机端。因为电阻的作用是匹配源端阻抗放在源端才能有效吸收反射。如果放在接收端效果会打折扣。这个细节在很多参考设计里不会写但实际调板子的时候非常管用。另外SPI的走线尽量等长尤其是时钟线和数据线之间。虽然SPI不像DDR那样对时序要求苛刻到皮秒级但在高速下时钟和数据之间的偏斜如果太大采样窗口就会被压缩。我一般建议时钟线走内层两边包地数据线跟时钟线保持差不多的长度误差控制在几毫米以内。如果板子空间实在紧张至少保证时钟线不要绕远路数据线可以稍微迁就一下。还有一个容易被忽略的点MISO线在从机未被选中时的状态。有些从机的MISO是推挽输出片选无效时会变成高阻但有些从机的MISO是开漏输出需要外部上拉。如果多个从机共享MISO线而其中某个从机的MISO在未选中时不是高阻就会跟其他从机打架导致总线电平异常。这种情况的典型现象是单独读某个从机没问题一旦多个从机同时挂着就随机出错。解决办法是查手册确认MISO的输出类型必要时加缓冲器或者用片选信号控制MISO的使能。3. I2C两根线撑起的多设备江湖3.1 I2C的开漏结构和上拉电阻的账怎么算I2C只有两根线SDA和SCL都是开漏输出必须外接上拉电阻。开漏的好处是天然支持线与逻辑任何设备都可以把线拉低但不会强行拉高这样就避免了多个设备同时驱动时的短路冲突。这个设计是I2C能挂这么多设备还相安无事的根本原因。上拉电阻的选型是I2C实战里最常被问的问题。阻值太大上升沿太慢高速通信时波形还没到高电平就被拉低了数据就错了阻值太小功耗大而且开漏输出的下拉能力有限低电平可能拉不到足够低。这个账要算清楚得看三个参数总线电容、上升时间要求和输出低电平电流。总线电容来自PCB走线、连接器、每个设备的引脚电容经验值是每根线大概10pF到20pF设备多了或者走线长了会更大。上升时间要求跟通信速率有关标准模式100kHz、快速模式400kHz、快速模式1MHz要求各不相同。粗略的估算公式是上升时间约等于0.847乘以上拉电阻乘以总线电容。假设总线电容200pF想要上升时间在300ns以内上拉电阻大概在1.8kΩ左右。实际选型时我一般从4.7kΩ起步如果波形上升沿太缓就往下调如果功耗或者低电平有问题就往上调。这里有个实际经验很多模块自带上拉电阻比如常见的传感器模块板上已经焊了4.7kΩ或者10kΩ。如果你把好几个这样的模块挂在一起上拉电阻就并联了等效阻值变小可能导致低电平拉不下去。我见过一个案例挂了四个模块每个都有4.7kΩ上拉并联后等效1.175kΩ结果通信时好时坏最后把其中三个模块的上拉电阻拆掉才稳定。所以多设备系统里上拉电阻最好只在主机端保留一组从机端能拆就拆。3.2 地址冲突I2C多设备系统的头号难题I2C用7位地址理论上可以挂128个设备但实际可用的地址空间要扣掉保留地址而且很多传感器的地址是固定的或者只有一两个可选。这就导致一个很尴尬的局面你买了两个同型号的传感器想挂在同一条I2C总线上结果地址一模一样冲突了。解决地址冲突有几种常见办法。第一种是选带地址选择引脚的型号比如有些传感器提供一个ADDR引脚接高电平是一个地址接低电平是另一个地址这样两个同型号设备就能共存。第二种是用I2C多路复用器比如常见的8通道复用器主机先选通道再跟通道上的设备通信相当于把一条总线扩展成八条。第三种是软件模拟I2C用两个GPIO分别控制两条独立的总线适合从机数量不多的情况。我个人的建议是在项目选型阶段就把地址问题考虑进去。如果预判到可能会用多个同型号传感器优先选带地址选择引脚的。如果已经买了固定地址的那就提前规划好多路复用方案别等到画板子的时候才发现两个设备地址撞了那时候改硬件就麻烦了。3.3 时钟拉伸和总线死锁I2C的暗坑I2C有一个SPI没有的机制时钟拉伸。从机如果处理不过来可以把SCL线拉低强制主机等待。这个机制本意是好的让慢速从机也能跟上快速主机。但实际用起来时钟拉伸经常变成麻烦的来源。有些从机的时钟拉伸逻辑写得不好拉低之后忘了释放总线就死锁了SCL一直低主机怎么发时钟都没用。处理时钟拉伸导致的死锁常规做法是主机在检测到SCL长时间为低时主动发送若干个时钟脉冲试图把从机的状态机推出去。如果还不行就只能复位从机或者重新初始化总线。我在实际项目里遇到过一种情况某个传感器在电源上电过程中会短暂拉低SCL如果主机初始化太快正好撞上这个窗口总线就卡住了。解决办法是在初始化I2C之前加一段延时等从机电源稳定之后再开始通信。这个延时通常几十毫秒就够了但很多标准驱动里没有需要自己加。另一个暗坑是总线电容过大导致的边沿变缓。I2C标准对总线电容有上限要求通常是400pF。超过这个值上升沿会慢到影响采样。如果你挂了很多设备或者走线很长就要考虑用I2C缓冲器或者中继器把总线分成几段每段电容控制在限值以内。这个在实验室里短距离调试时不容易发现一到现场长线部署就暴露出来。4. SPI和I2C的选型逻辑没有最好只有最合适4.1 速度、引脚数和拓扑结构的三角权衡选SPI还是I2C本质上是在速度、引脚数和拓扑灵活性之间做权衡。SPI速度快全双工但每个从机要一根片选线引脚开销大I2C速度相对慢半双工但两根线就能挂一堆设备引脚开销小。这个对比看起来简单但实际项目里的决策往往更微妙。我整理了一个对比表格把关键维度列出来方便你在选型时快速对照维度SPII2C线数4根起每从机加1根SS2根与从机数量无关最高速率几十MHz到上百MHz标准100kHz快速400kHz快速1MHz双工全双工半双工设备寻址片选线7位地址上拉电阻不需要需要时钟拉伸不支持支持多主机一般不支持支持典型场景高速ADC、显示屏、Flash传感器、EEPROM、电源管理从表里能看出来SPI适合少而快的场景I2C适合多而慢的场景。但实际选型还要考虑软件复杂度。SPI的驱动通常比I2C简单因为没有地址仲裁和时钟拉伸这些机制时序也更好预测。I2C的驱动要处理地址、ACK/NACK、时钟拉伸、总线仲裁代码量更大出问题的概率也更高。所以如果从机数量不多速度要求又高SPI往往是更省心的选择。4.2 混合拓扑一条总线上同时跑SPI和I2C实际系统里SPI和I2C经常是共存的。主控通常有多个SPI和多个I2C控制器你可以把高速设备挂SPI低速设备挂I2C各取所长。但要注意的是SPI和I2C的引脚不能混用它们是独立的控制器物理层也不一样。画板子的时候要把这两组线分开走避免相互干扰。我见过一种做法用GPIO模拟I2C把原本的硬件I2C引脚省出来给SPI用。这种做法在从机不多、速度要求不高的时候可行但软件模拟I2C对时序的控制不如硬件精确尤其是在高负载或者中断频繁的系统里容易出现时序偏差。如果非要用软件模拟建议把I2C的速率降下来比如跑到100kHz甚至更低给软件留出足够的余量。还有一种情况是主控的硬件I2C控制器不够用但SPI控制器有富余。这时候可以用SPI转I2C的桥接芯片把SPI接口扩展成I2C总线。这种方案在需要挂很多I2C设备但主控I2C资源紧张的时候很实用。桥接芯片会帮你处理I2C的时序和仲裁主机这边只需要按SPI的方式读写寄存器就行。5. 调试实战从波形到代码的完整排查链路5.1 逻辑分析仪抓波形的正确姿势调SPI和I2C逻辑分析仪是最趁手的工具。但很多人抓波形的方式不对导致抓到的数据没法用。我总结几个关键点。第一采样率要足够高至少是被测信号频率的5到10倍。比如SPI时钟20MHz采样率最好在100MHz以上否则边沿细节看不清。第二触发条件要设对。调SPI的时候用片选信号的下降沿触发这样能抓到完整的传输帧调I2C的时候用起始条件触发也就是SDA在SCL高电平时的下降沿。第三通道分配要合理SPI至少接SCLK、MOSI、MISO、SS四路I2C接SCL和SDA两路如果有条件把电源和地也接上方便对照。抓完波形之后逻辑分析仪软件通常自带协议解码功能能把电平直接翻译成字节。这个功能很省事但不要完全依赖它。我遇到过解码结果和实际不符的情况原因是解码器的参数设错了比如SPI的CPOL/CPHA设反了或者I2C的地址位宽设错了。所以解码结果只能作为参考关键数据还是要自己对着波形数一遍确认无误。5.2 常见故障的现象、根因和修复对照调SPI和I2C遇到的问题现象就那么几种但根因可能五花八门。我整理了一个排查对照表把常见现象和可能的根因列出来方便你按图索骥现象可能根因排查动作完全读不到数据片选没拉低、时钟没输出、电源没上查SS电平、查SCLK波形、量从机供电数据偶尔错模式配错、时序余量不足、干扰核对CPOL/CPHA、降速测试、查振铃多个从机时随机出错MISO冲突、地址冲突、上拉过强查MISO输出类型、查地址、拆上拉I2C总线死锁时钟拉伸未释放、从机复位中发时钟脉冲、加初始化延时高速下丢数据走线太长、无匹配电阻、电容过大加串联电阻、缩短走线、加缓冲器这个表不是万能的但能覆盖八成以上的常见问题。实际排查的时候我的习惯是先用示波器看电源和地确认供电干净再用逻辑分析仪看波形确认时序正确最后才怀疑代码。这个顺序很重要因为硬件问题用软件是修不好的先排除硬件能省很多时间。5.3 从寄存器操作到驱动框架代码层面的注意事项SPI和I2C的代码从最底层的寄存器操作到上层的驱动框架每一层都有坑。寄存器层面要注意时钟使能和引脚复用的配置顺序。很多主控要求先使能外设时钟再配置引脚复用顺序反了外设不工作。这个在手册里通常有写但容易被忽略。驱动框架层面Linux下的SPI和I2C子系统已经封装得很完善了但设备树的配置是关键。SPI设备要在设备树里指定片选号、最大频率、模式I2C设备要指定地址、时钟频率。这些参数如果和硬件对不上驱动加载了也通不了。我见过一个案例设备树里SPI最大频率写了50MHz但实际从机只能跑10MHz结果通信时好时坏最后把频率降下来才稳定。所以设备树里的参数一定要跟硬件手册核对不能想当然。还有一个经验在驱动里加超时和重试机制。SPI和I2C的通信失败是常态尤其是在电磁环境复杂的现场。如果每次失败都直接返回错误上层应用会频繁报错。合理的做法是失败后重试两到三次再失败才上报。重试之间加一点延时给总线恢复的时间。这个机制在实验室里可能用不上但到了现场就是稳定性的保障。6. 长线传输和隔离当片间通信走出PCB6.1 差分传输和隔离器长距离下的必要升级SPI和I2C的设计初衷是板内通信走线长度通常在几十厘米以内。一旦超过这个距离比如要通过排线连到另一个机箱或者要在电机、继电器旁边走线单端信号就扛不住了。这时候要么改用差分传输要么加隔离器。差分传输的思路是把单端信号转成一对互补信号接收端取差值。干扰在两根线上是共模的取差值的时候就被抵消了。常见的做法是用差分收发器把SPI或I2C转成差分信号传过去之后再转回来。这样传输距离可以拉到几米甚至几十米抗干扰能力也强很多。隔离器则是另一种思路用光耦或者数字隔离器把两边的电气连接断开只传信号不传电。这在需要电气隔离的场合是必须的比如高压侧和低压侧之间的通信。隔离器要注意的是传输延迟和速率匹配低速光耦的延迟可能到微秒级会限制通信速率。数字隔离器速度快很多但成本也高。选型的时候要根据实际速率要求来定。6.2 地环路和共模干扰长线传输的隐形杀手长线传输还有一个容易被忽略的问题地环路。当两个设备分别接地而两个接地点之间存在电位差时这个电位差会在信号线上形成共模干扰严重的时候直接淹没信号。解决地环路的方法有几种一是用隔离器断开地连接二是用差分传输让接收端只取差值三是用单点接地避免形成环路。共模干扰的另一个来源是附近的强电设备。电机启停、继电器动作、变频器工作都会在空间里产生强烈的电磁场耦合到信号线上。对付这种干扰除了差分和隔离还可以在信号线上加共模扼流圈或者用屏蔽线并把屏蔽层单端接地。这些措施在实验室里可能看不出效果但到了现场就是能不能稳定运行的分水岭。我个人的经验是长线传输的项目前期设计就要把隔离和差分考虑进去不要等到现场出问题了再补救。补救的成本往往比前期设计高得多而且现场环境复杂改起来很麻烦。如果预算允许优先选带隔离的收发器或者隔离器把问题扼杀在源头。7. 一些只有调过板子才知道的细节调SPI和I2C这些年积累了一些手册上不会写、但实际很管用的经验。第一个是关于片选信号的。SPI的片选在两次传输之间应该拉高让从机有时间处理数据。有些从机在片选一直拉低的情况下会进入连续传输模式但有些从机不行片选不拉高它就不更新输出。我遇到过一种Flash芯片片选不拉高的话读出来的数据永远是第一页的。所以养成习惯每次传输结束都把片选拉高哪怕下一个传输紧接着要来。第二个是关于I2C的ACK。I2C每传一个字节接收方要回一个ACK位。如果主机发了地址之后没收到ACK说明从机没响应可能是地址错了、从机没上电、或者从机正忙。这时候不要急着继续发数据先停下来查原因。我见过不少代码地址没ACK还继续往下发结果后面全是乱的排查起来反而更费劲。第三个是关于电源和地的。SPI和I2C的通信问题有相当一部分根源在电源上。从机供电不稳、地线太细、去耦电容不够都会导致通信时好时坏。我一般会在每个从机的电源引脚旁边放一个0.1微法的去耦电容位置尽量靠近引脚。如果从机功耗大还要加一个更大的电容比如10微法。地线要尽量粗最好用完整的地平面不要用细线串联接地。第四个是关于上电顺序的。有些系统里主控和从机的上电时间不一样。如果主控先上电从机还没准备好主机就开始发数据从机可能进入异常状态。解决办法是在主机初始化之后加一段延时等从机电源稳定再开始通信。这个延时通常几十到几百毫秒具体看从机的上电时间。如果从机手册里有上电时序要求一定要遵守。最后说一个心态上的经验。SPI和I2C看起来简单但真要把它们调稳需要耐心和细致。遇到问题不要慌按电源、波形、时序、代码的顺序一步步排查大部分问题都能定位。我调过最久的一个I2C问题花了整整两天最后发现是一个从机的上拉电阻在高温下阻值漂移导致上升沿变缓。这种问题在常温下测不出来只有到了现场高温环境才暴露。所以如果条件允许做一下高低温测试能提前发现很多隐患。 
长河君 · 2026/10/19 1:06:51 · 阅读 1.2k SPI与I2C片间通信深度解析：从时序设计到调试实战
1. 从片内总线到片间总线的思维切换很多刚接触嵌入式或者芯片设计的同行在啃完片内总线那一套东西之后都会有一种我已经懂了通信的错觉。片内总线比如常见的那些走的是并行、同步、短距离的路子时钟一给数据一排一拍一拍往前推逻辑清晰得很。可一旦把视角从芯片内部挪到芯片与芯片之间也就是从片内走到片间整个游戏规则就变了。你面对的不再是同一块硅片上几毫米甚至几微米的走线而是几厘米、几十厘米的PCB走线甚至是排线、连接器、双绞线。距离一拉长信号完整性、时钟同步、线数成本、抗干扰能力全都成了必须重新算账的问题。这个系列叫从沙子到车辙前面几篇聊的是从硅片到系统的那条链路这一篇聚焦在片间通信最经典的两条腿SPI和I2C。为什么是这两条因为它们几乎是每个嵌入式工程师绕不开的起点。你打开任何一块开发板传感器、存储器、显示屏、电源管理芯片十有八九挂在这两条总线上。它们不像以太网、USB那么复杂但恰恰因为简单很多人只停留在能通就行的层面真到了时序出问题、多设备冲突、长线传输翻车的时候就抓瞎了。我写这篇的目的很直接把SPI和I2C从会用拉到懂为什么这么设计的层次。不管你是刚画完第一块板子的新手还是已经调过几十个传感器驱动的老手我都希望你能从片间通信的物理约束、协议取舍、时序细节和实战踩坑这几个角度重新审视这两条总线。文章会涉及具体的时序参数计算、上拉电阻选型、多从机拓扑、常见故障排查链路以及一些只有实际调过板子才会知道的细节。你不需要有很深的模拟电路背景但需要有一点数字通信的常识剩下的我会用生活化的类比和实际案例把它讲透。2. SPI用线数换速度的直球打法2.1 SPI的四线制到底解决了什么问题SPI的全称是串行外设接口名字里就带着外设两个字说明它从诞生之初就是冲着片间通信去的。它的核心思路非常直白既然并行总线线太多、距离一长就同步不了那就把数据拆成一位一位用一根线慢慢传。但慢是相对的SPI通过独立的时钟线和全双工的数据线把串行通信的速度拉到了几十兆赫兹甚至上百兆赫兹的量级这在片间通信里已经相当可观了。标准SPI是四根线SCLK、MOSI、MISO、SS。SCLK是时钟由主机产生所有数据都踩着这个节拍走MOSI是主机输出从机输入MISO是主机输入从机输出这两根线让SPI天然支持全双工发和收可以同时进行SS是片选低电平有效主机拉低哪根SS就代表要跟哪个从机说话。这个设计的精妙之处在于它把跟谁通信和怎么通信彻底分开了。时钟和数据格式是全局统一的片选是每个从机独立的。你想加一个从机就多拉一根SS线协议本身不用动。这里有个很多人一开始会忽略的点SPI没有设备地址的概念。I2C靠地址来区分设备SPI靠片选线。这意味着SPI的从机数量直接受限于主机有多少个可用的GPIO。你挂八个从机就得八根SS线。这在引脚紧张的系统里是个硬约束。我见过不少项目前期图省事全用SPI结果从机一多主控的引脚不够用了最后不得不加IO扩展芯片或者改用I2C。所以选型的时候从机数量是个必须提前算清楚的账。2.2 时钟极性和相位SPI最容易翻车的地方SPI的时序里有两个参数CPOL和CPHA合起来叫SPI模式一共四种组合。CPOL决定时钟空闲时是高电平还是低电平CPHA决定数据是在时钟的第一个边沿采样还是第二个边沿采样。这两个参数如果配错现象通常是数据能读到但全是乱的或者偶尔对偶尔错。很多新手调SPI第一反应是怀疑线没接好其实十有八九是模式没对上。我用一个生活化的类比来解释。假设你和另一个人隔着窗户打手势传消息CPOL就是你们约定不说话的时候手是举着还是放下CPHA就是约定是抬手的时候看对方还是放手的时候看对方。如果两个人约定不一致你抬手的时候对方在看你放手的时候对方也在看那读到的信息就完全错位了。SPI的四种模式就是这四种约定组合主机和从机必须用同一种。实际选型的时候从机手册里一定会写明它支持哪种模式常见的是模式0和模式3。主机这边通常可以配置成任意模式所以原则是从机说了算。我个人的习惯是拿到一个新传感器先翻手册找SPI模式配好之后再动别的。如果手册写得含糊就用逻辑分析仪抓一下波形看时钟空闲电平和数据跳变沿一眼就能判断出来。这个排查动作花不了两分钟但能省掉后面几个小时的瞎猜。2.3 上拉、串联电阻和走线SPI的物理层细节SPI的物理层看起来简单推挽输出不需要上拉电阻直接驱动就行。但真到了高速或者长走线的时候问题就来了。推挽输出的驱动能力强边沿陡这本来是好事但边沿太陡会带来过冲和振铃尤其是在走线阻抗不匹配的时候。我遇到过一块板子SPI时钟跑到20MHz以上就开始丢数据示波器一打时钟线上全是振铃峰峰值都快翻倍了。解决办法是在时钟线和数据线上串一个小电阻通常22欧姆到33欧姆把边沿稍微缓一缓振铃就压下去了。串联电阻的位置也有讲究要尽量靠近信号源也就是主机端。因为电阻的作用是匹配源端阻抗放在源端才能有效吸收反射。如果放在接收端效果会打折扣。这个细节在很多参考设计里不会写但实际调板子的时候非常管用。另外SPI的走线尽量等长尤其是时钟线和数据线之间。虽然SPI不像DDR那样对时序要求苛刻到皮秒级但在高速下时钟和数据之间的偏斜如果太大采样窗口就会被压缩。我一般建议时钟线走内层两边包地数据线跟时钟线保持差不多的长度误差控制在几毫米以内。如果板子空间实在紧张至少保证时钟线不要绕远路数据线可以稍微迁就一下。还有一个容易被忽略的点MISO线在从机未被选中时的状态。有些从机的MISO是推挽输出片选无效时会变成高阻但有些从机的MISO是开漏输出需要外部上拉。如果多个从机共享MISO线而其中某个从机的MISO在未选中时不是高阻就会跟其他从机打架导致总线电平异常。这种情况的典型现象是单独读某个从机没问题一旦多个从机同时挂着就随机出错。解决办法是查手册确认MISO的输出类型必要时加缓冲器或者用片选信号控制MISO的使能。3. I2C两根线撑起的多设备江湖3.1 I2C的开漏结构和上拉电阻的账怎么算I2C只有两根线SDA和SCL都是开漏输出必须外接上拉电阻。开漏的好处是天然支持线与逻辑任何设备都可以把线拉低但不会强行拉高这样就避免了多个设备同时驱动时的短路冲突。这个设计是I2C能挂这么多设备还相安无事的根本原因。上拉电阻的选型是I2C实战里最常被问的问题。阻值太大上升沿太慢高速通信时波形还没到高电平就被拉低了数据就错了阻值太小功耗大而且开漏输出的下拉能力有限低电平可能拉不到足够低。这个账要算清楚得看三个参数总线电容、上升时间要求和输出低电平电流。总线电容来自PCB走线、连接器、每个设备的引脚电容经验值是每根线大概10pF到20pF设备多了或者走线长了会更大。上升时间要求跟通信速率有关标准模式100kHz、快速模式400kHz、快速模式1MHz要求各不相同。粗略的估算公式是上升时间约等于0.847乘以上拉电阻乘以总线电容。假设总线电容200pF想要上升时间在300ns以内上拉电阻大概在1.8kΩ左右。实际选型时我一般从4.7kΩ起步如果波形上升沿太缓就往下调如果功耗或者低电平有问题就往上调。这里有个实际经验很多模块自带上拉电阻比如常见的传感器模块板上已经焊了4.7kΩ或者10kΩ。如果你把好几个这样的模块挂在一起上拉电阻就并联了等效阻值变小可能导致低电平拉不下去。我见过一个案例挂了四个模块每个都有4.7kΩ上拉并联后等效1.175kΩ结果通信时好时坏最后把其中三个模块的上拉电阻拆掉才稳定。所以多设备系统里上拉电阻最好只在主机端保留一组从机端能拆就拆。3.2 地址冲突I2C多设备系统的头号难题I2C用7位地址理论上可以挂128个设备但实际可用的地址空间要扣掉保留地址而且很多传感器的地址是固定的或者只有一两个可选。这就导致一个很尴尬的局面你买了两个同型号的传感器想挂在同一条I2C总线上结果地址一模一样冲突了。解决地址冲突有几种常见办法。第一种是选带地址选择引脚的型号比如有些传感器提供一个ADDR引脚接高电平是一个地址接低电平是另一个地址这样两个同型号设备就能共存。第二种是用I2C多路复用器比如常见的8通道复用器主机先选通道再跟通道上的设备通信相当于把一条总线扩展成八条。第三种是软件模拟I2C用两个GPIO分别控制两条独立的总线适合从机数量不多的情况。我个人的建议是在项目选型阶段就把地址问题考虑进去。如果预判到可能会用多个同型号传感器优先选带地址选择引脚的。如果已经买了固定地址的那就提前规划好多路复用方案别等到画板子的时候才发现两个设备地址撞了那时候改硬件就麻烦了。3.3 时钟拉伸和总线死锁I2C的暗坑I2C有一个SPI没有的机制时钟拉伸。从机如果处理不过来可以把SCL线拉低强制主机等待。这个机制本意是好的让慢速从机也能跟上快速主机。但实际用起来时钟拉伸经常变成麻烦的来源。有些从机的时钟拉伸逻辑写得不好拉低之后忘了释放总线就死锁了SCL一直低主机怎么发时钟都没用。处理时钟拉伸导致的死锁常规做法是主机在检测到SCL长时间为低时主动发送若干个时钟脉冲试图把从机的状态机推出去。如果还不行就只能复位从机或者重新初始化总线。我在实际项目里遇到过一种情况某个传感器在电源上电过程中会短暂拉低SCL如果主机初始化太快正好撞上这个窗口总线就卡住了。解决办法是在初始化I2C之前加一段延时等从机电源稳定之后再开始通信。这个延时通常几十毫秒就够了但很多标准驱动里没有需要自己加。另一个暗坑是总线电容过大导致的边沿变缓。I2C标准对总线电容有上限要求通常是400pF。超过这个值上升沿会慢到影响采样。如果你挂了很多设备或者走线很长就要考虑用I2C缓冲器或者中继器把总线分成几段每段电容控制在限值以内。这个在实验室里短距离调试时不容易发现一到现场长线部署就暴露出来。4. SPI和I2C的选型逻辑没有最好只有最合适4.1 速度、引脚数和拓扑结构的三角权衡选SPI还是I2C本质上是在速度、引脚数和拓扑灵活性之间做权衡。SPI速度快全双工但每个从机要一根片选线引脚开销大I2C速度相对慢半双工但两根线就能挂一堆设备引脚开销小。这个对比看起来简单但实际项目里的决策往往更微妙。我整理了一个对比表格把关键维度列出来方便你在选型时快速对照维度SPII2C线数4根起每从机加1根SS2根与从机数量无关最高速率几十MHz到上百MHz标准100kHz快速400kHz快速1MHz双工全双工半双工设备寻址片选线7位地址上拉电阻不需要需要时钟拉伸不支持支持多主机一般不支持支持典型场景高速ADC、显示屏、Flash传感器、EEPROM、电源管理从表里能看出来SPI适合少而快的场景I2C适合多而慢的场景。但实际选型还要考虑软件复杂度。SPI的驱动通常比I2C简单因为没有地址仲裁和时钟拉伸这些机制时序也更好预测。I2C的驱动要处理地址、ACK/NACK、时钟拉伸、总线仲裁代码量更大出问题的概率也更高。所以如果从机数量不多速度要求又高SPI往往是更省心的选择。4.2 混合拓扑一条总线上同时跑SPI和I2C实际系统里SPI和I2C经常是共存的。主控通常有多个SPI和多个I2C控制器你可以把高速设备挂SPI低速设备挂I2C各取所长。但要注意的是SPI和I2C的引脚不能混用它们是独立的控制器物理层也不一样。画板子的时候要把这两组线分开走避免相互干扰。我见过一种做法用GPIO模拟I2C把原本的硬件I2C引脚省出来给SPI用。这种做法在从机不多、速度要求不高的时候可行但软件模拟I2C对时序的控制不如硬件精确尤其是在高负载或者中断频繁的系统里容易出现时序偏差。如果非要用软件模拟建议把I2C的速率降下来比如跑到100kHz甚至更低给软件留出足够的余量。还有一种情况是主控的硬件I2C控制器不够用但SPI控制器有富余。这时候可以用SPI转I2C的桥接芯片把SPI接口扩展成I2C总线。这种方案在需要挂很多I2C设备但主控I2C资源紧张的时候很实用。桥接芯片会帮你处理I2C的时序和仲裁主机这边只需要按SPI的方式读写寄存器就行。5. 调试实战从波形到代码的完整排查链路5.1 逻辑分析仪抓波形的正确姿势调SPI和I2C逻辑分析仪是最趁手的工具。但很多人抓波形的方式不对导致抓到的数据没法用。我总结几个关键点。第一采样率要足够高至少是被测信号频率的5到10倍。比如SPI时钟20MHz采样率最好在100MHz以上否则边沿细节看不清。第二触发条件要设对。调SPI的时候用片选信号的下降沿触发这样能抓到完整的传输帧调I2C的时候用起始条件触发也就是SDA在SCL高电平时的下降沿。第三通道分配要合理SPI至少接SCLK、MOSI、MISO、SS四路I2C接SCL和SDA两路如果有条件把电源和地也接上方便对照。抓完波形之后逻辑分析仪软件通常自带协议解码功能能把电平直接翻译成字节。这个功能很省事但不要完全依赖它。我遇到过解码结果和实际不符的情况原因是解码器的参数设错了比如SPI的CPOL/CPHA设反了或者I2C的地址位宽设错了。所以解码结果只能作为参考关键数据还是要自己对着波形数一遍确认无误。5.2 常见故障的现象、根因和修复对照调SPI和I2C遇到的问题现象就那么几种但根因可能五花八门。我整理了一个排查对照表把常见现象和可能的根因列出来方便你按图索骥现象可能根因排查动作完全读不到数据片选没拉低、时钟没输出、电源没上查SS电平、查SCLK波形、量从机供电数据偶尔错模式配错、时序余量不足、干扰核对CPOL/CPHA、降速测试、查振铃多个从机时随机出错MISO冲突、地址冲突、上拉过强查MISO输出类型、查地址、拆上拉I2C总线死锁时钟拉伸未释放、从机复位中发时钟脉冲、加初始化延时高速下丢数据走线太长、无匹配电阻、电容过大加串联电阻、缩短走线、加缓冲器这个表不是万能的但能覆盖八成以上的常见问题。实际排查的时候我的习惯是先用示波器看电源和地确认供电干净再用逻辑分析仪看波形确认时序正确最后才怀疑代码。这个顺序很重要因为硬件问题用软件是修不好的先排除硬件能省很多时间。5.3 从寄存器操作到驱动框架代码层面的注意事项SPI和I2C的代码从最底层的寄存器操作到上层的驱动框架每一层都有坑。寄存器层面要注意时钟使能和引脚复用的配置顺序。很多主控要求先使能外设时钟再配置引脚复用顺序反了外设不工作。这个在手册里通常有写但容易被忽略。驱动框架层面Linux下的SPI和I2C子系统已经封装得很完善了但设备树的配置是关键。SPI设备要在设备树里指定片选号、最大频率、模式I2C设备要指定地址、时钟频率。这些参数如果和硬件对不上驱动加载了也通不了。我见过一个案例设备树里SPI最大频率写了50MHz但实际从机只能跑10MHz结果通信时好时坏最后把频率降下来才稳定。所以设备树里的参数一定要跟硬件手册核对不能想当然。还有一个经验在驱动里加超时和重试机制。SPI和I2C的通信失败是常态尤其是在电磁环境复杂的现场。如果每次失败都直接返回错误上层应用会频繁报错。合理的做法是失败后重试两到三次再失败才上报。重试之间加一点延时给总线恢复的时间。这个机制在实验室里可能用不上但到了现场就是稳定性的保障。6. 长线传输和隔离当片间通信走出PCB6.1 差分传输和隔离器长距离下的必要升级SPI和I2C的设计初衷是板内通信走线长度通常在几十厘米以内。一旦超过这个距离比如要通过排线连到另一个机箱或者要在电机、继电器旁边走线单端信号就扛不住了。这时候要么改用差分传输要么加隔离器。差分传输的思路是把单端信号转成一对互补信号接收端取差值。干扰在两根线上是共模的取差值的时候就被抵消了。常见的做法是用差分收发器把SPI或I2C转成差分信号传过去之后再转回来。这样传输距离可以拉到几米甚至几十米抗干扰能力也强很多。隔离器则是另一种思路用光耦或者数字隔离器把两边的电气连接断开只传信号不传电。这在需要电气隔离的场合是必须的比如高压侧和低压侧之间的通信。隔离器要注意的是传输延迟和速率匹配低速光耦的延迟可能到微秒级会限制通信速率。数字隔离器速度快很多但成本也高。选型的时候要根据实际速率要求来定。6.2 地环路和共模干扰长线传输的隐形杀手长线传输还有一个容易被忽略的问题地环路。当两个设备分别接地而两个接地点之间存在电位差时这个电位差会在信号线上形成共模干扰严重的时候直接淹没信号。解决地环路的方法有几种一是用隔离器断开地连接二是用差分传输让接收端只取差值三是用单点接地避免形成环路。共模干扰的另一个来源是附近的强电设备。电机启停、继电器动作、变频器工作都会在空间里产生强烈的电磁场耦合到信号线上。对付这种干扰除了差分和隔离还可以在信号线上加共模扼流圈或者用屏蔽线并把屏蔽层单端接地。这些措施在实验室里可能看不出效果但到了现场就是能不能稳定运行的分水岭。我个人的经验是长线传输的项目前期设计就要把隔离和差分考虑进去不要等到现场出问题了再补救。补救的成本往往比前期设计高得多而且现场环境复杂改起来很麻烦。如果预算允许优先选带隔离的收发器或者隔离器把问题扼杀在源头。7. 一些只有调过板子才知道的细节调SPI和I2C这些年积累了一些手册上不会写、但实际很管用的经验。第一个是关于片选信号的。SPI的片选在两次传输之间应该拉高让从机有时间处理数据。有些从机在片选一直拉低的情况下会进入连续传输模式但有些从机不行片选不拉高它就不更新输出。我遇到过一种Flash芯片片选不拉高的话读出来的数据永远是第一页的。所以养成习惯每次传输结束都把片选拉高哪怕下一个传输紧接着要来。第二个是关于I2C的ACK。I2C每传一个字节接收方要回一个ACK位。如果主机发了地址之后没收到ACK说明从机没响应可能是地址错了、从机没上电、或者从机正忙。这时候不要急着继续发数据先停下来查原因。我见过不少代码地址没ACK还继续往下发结果后面全是乱的排查起来反而更费劲。第三个是关于电源和地的。SPI和I2C的通信问题有相当一部分根源在电源上。从机供电不稳、地线太细、去耦电容不够都会导致通信时好时坏。我一般会在每个从机的电源引脚旁边放一个0.1微法的去耦电容位置尽量靠近引脚。如果从机功耗大还要加一个更大的电容比如10微法。地线要尽量粗最好用完整的地平面不要用细线串联接地。第四个是关于上电顺序的。有些系统里主控和从机的上电时间不一样。如果主控先上电从机还没准备好主机就开始发数据从机可能进入异常状态。解决办法是在主机初始化之后加一段延时等从机电源稳定再开始通信。这个延时通常几十到几百毫秒具体看从机的上电时间。如果从机手册里有上电时序要求一定要遵守。最后说一个心态上的经验。SPI和I2C看起来简单但真要把它们调稳需要耐心和细致。遇到问题不要慌按电源、波形、时序、代码的顺序一步步排查大部分问题都能定位。我调过最久的一个I2C问题花了整整两天最后发现是一个从机的上拉电阻在高温下阻值漂移导致上升沿变缓。这种问题在常温下测不出来只有到了现场高温环境才暴露。所以如果条件允许做一下高低温测试能提前发现很多隐患。