高速先生成员--刘春在PCB的电源设计中我们最关心的两个指标就是电源的压降和噪声。电源压降自不必说相信大家都知道即电源直流流经电源链路所产生的直流压降IR。改善电源压降最有效的方法就是降低电源链路上的直流电阻R如设计上缩短电源路径增大电源通道等。而电源噪声的产生主要是由于电源电流的动态变化(ΔI)与电源系统阻抗(ZPDN )共同作用的结果表征如下式若想改善电源噪声从公式不难看出要么降低波动电流(ΔI)要么降低电源系统阻抗(ZPDN )。因为电源波动的电流(ΔI)主要是由负载芯片工作时所产生的如芯片内部时钟翻转IO高低电平切换等为保证系统性能不受影响降低电源波动的电流(ΔI)几乎是不现实的所以最终电源噪声的改善还是要从降低我们的电源系统阻抗(ZPDN )入手其中改善电源系统阻抗(ZPDN )最有效的手段就是在电源系统中加电容。而加电容之后的改善效果到底有多好呢如下图所示为一电源有无加电容的板级ZPDN 仿真结果对比从上图我们可以看到ZPDN 在增加电容后从100K~100M全频段阻抗降到了毫欧级别或以下改善非常明显意味着电源噪声也将大大的降低。而这是不是意味着只要加电容我们在优化电源系统阻抗ZPDN 上就不再有困难了呢答案当然是否的。近期在一电源设计时就遇到了加电容也解决不了的情况。如下图所示优化该芯片上一电源其中绿色高亮网络为电源灰色高亮网络为GND单板板厚2.2mm芯片电源正下方及附近空间已布局满电源电容。芯片上该电源ZPDN 仿真结果如下图所示其中红色曲线为ZPDN 要求蓝色为所仿真电源的ZPDN 结果。由图中结果可以知道在9M频段附近和80M频段之后电源阻抗是不满足红色曲线要求。这时可能大家的第一反应是继续加电容或优化电容配置来改善但当前的场景下所能利用的电容有效布局空间也已经全部利用上了可以说受限于空间限制或有效作用电容本身的滤波半径已经无法再通过增加电容进行改善了。那优化电容配置如何从上图的结果分析来看9M频段附近的阻抗可能有机会改善下来因为该频段还处于我们板级电容的作用频段但80M频段之后的阻抗就无能为力了该频段范围板级电容已经无法对其产生明显的改善作用了。那是不是就没办法了对着PCB设计重新看了又看在不调整叠层的前提下改了又改试了又试后面发现把原先芯片上扇出的电源地过孔由8mil过孔改成12mil过孔后该电源ZPDN 仿真结果得到明显改善成功满足红色曲线要求。如下图所示为8mil过孔和12mil过孔扇出的仿真结果对比。仅仅只是换个过孔改善居然如此明显而且从对比结果我们还可以发现8mil过孔改成12mil过孔的改善主要在偏高频部分的频段这还恰恰是我们大部分板级电容作用不到的地方原因是什么小编苦学多年的SIPI知识终于又有了用武之地也是大胆尝试的分析了下。扇出的电源地过孔由8mil过孔改成12mil过孔后ZPDN 之所以能有如此明显的改善根本原因还是过孔尺寸增大进而降低了过孔的寄生电感所致其中过孔电感可用下式近似表征理解。可知当过孔直径d增大过孔电感也将相应的减小。又由可知自谐振之后随着频率的升高ZPDN 由感性主导即在高频部分对应到上面的仿真结果中过孔电感降低其作为电源系统回路电感的组成之一电源系统回路电感也将相应的降低使得高频部分的ZPDN 也对应降低这就是电源地过孔由8mil过孔改成12mil过孔后ZPDN 能有改善的原因。最后再做点小补充如上例提到的小孔换大孔对于PDN阻抗的优化可以起到比较明显改善效果其实刚好是遇到了适合发挥的场景即电源PINMAP集中在芯片的中心区域过孔孔径增大也不会对布线和电源通流有大的影响且为大电源扇出的PIN孔数量足够多若换成其它场景下的电源可能换成大孔带来的改善收益微乎其微甚至还会牺牲布线和载流的空间。问题来了对于PDN阻抗的优化除了电容的调整外设计上大家还知道哪些效果比较好的优化手段