1. 从一个“温度读数跳变”的现场问题说起模拟信号和数字信号之间的那道墙就是A/D转换。不管你是做嵌入式、做仪器仪表、还是搞数据采集只要涉及到真实世界的物理量——温度、压力、光照、声音、电压——最终都得面对同一个问题怎么把一个连续变化的模拟电压变成一个CPU能读懂的数字。我最早接触这块是在一个温度采集项目上当时用的是一个12位ADC芯片理论上分辨率能到0.0625摄氏度但实际读数一直在跳跳幅能到正负0.5度。排查了一圈才发现问题不在芯片本身而在于前端信号调理、参考电压稳定性和采样时序的配合。这件事让我意识到A/D转换远不是“接上线、读寄存器”那么简单它是一整套从物理层到数字层的系统工程。这篇文章面向的是刚接触嵌入式开发、数据采集或者仪器仪表方向的工程师也适合已经用过ADC但对其内部机理一知半解、想系统梳理一遍的朋友。我会从A/D转换的基本原理讲起拆解逐次逼近型、双积分型、Sigma-Delta型这几种主流架构的取舍逻辑然后落到实际选型和电路设计上最后给出完整的实操步骤和常见问题排查方法。涉及到的芯片型号我会用通用描述代替但参数和计算过程都是真实可复现的。2. A/D转换的核心原理与关键参数拆解2.1 采样、量化、编码三步走的基本逻辑A/D转换的本质可以拆成三个动作采样、量化、编码。采样是把时间轴上连续的信号变成离散的点量化是把幅度轴上连续的电压变成离散的台阶编码则是把这些台阶映射成二进制数字。这三个步骤听起来简单但每一步都有坑。采样环节受限于奈奎斯特采样定理采样频率必须大于信号最高频率的两倍否则会发生混叠。举个例子你要采集一个1kHz的正弦波采样率至少得2kHz以上。但实际工程中我一般建议至少取5到10倍也就是5kHz到10kHz因为抗混叠滤波器不可能做到理想的陡峭截止留足余量才能保证信号质量。量化环节的核心参数是分辨率也就是ADC的位数。一个N位ADC能把参考电压Vref分成2的N次方个台阶。每个台阶对应的电压值就是LSB最低有效位计算公式是LSB Vref / (2^N)假设Vref是3.3V12位ADC的LSB就是3.3/4096约等于0.806mV。这意味着理论上能分辨的最小电压变化是0.806mV。但注意这只是理论值实际有效分辨率还要看信噪比和有效位数ENOB。编码环节相对直接但要注意输出格式有的是二进制原码有的是补码有的是偏移二进制。SPI接口的ADC通常输出二进制原码而一些差分输入的ADC会输出补码格式。读数据的时候如果格式搞错了数值会完全不对。2.2 分辨率、精度、准确度三个容易混淆的概念这三个词经常被混用但它们的含义完全不同。分辨率是ADC能区分的最小电压变化只跟位数和参考电压有关。精度是指转换结果与真实值之间的接近程度受 offset误差、增益误差、非线性误差等影响。准确度则是一个更宏观的概念包含了精度和系统级误差。我见过不少新手看到“12位ADC”就以为精度是Vref/4096实际上如果参考电压本身有1%的偏差offset误差又有几个LSB实际精度可能连10位都达不到。所以在选型时不能只看位数还要看INL积分非线性、DNL微分非线性、offset error、gain error这些参数。参数含义典型影响分辨率能区分的最小电压台阶决定理论最小可测变化INL实际转换曲线与理想直线的最大偏差影响整体测量准确度DNL相邻码之间步长的偏差严重时导致丢码Offset Error零输入时的输出偏差可通过校准消除Gain Error满量程输出的比例偏差可通过校准消除ENOB有效位数综合衡量实际性能通常比标称位数低1-3位2.3 参考电压被低估的“定海神针”参考电压的重要性怎么强调都不过分。ADC的转换结果本质上是输入电压与参考电压的比值参考电压一抖所有读数都跟着抖。我那个温度采集项目读数跳变最后查出来就是参考电压用了MCU的电源引脚而电源上叠加了DC-DC开关噪声。参考电压的选择有几个原则第一噪声要低最好用专用的电压基准芯片比如带隙基准或者埋入式齐纳基准第二温漂要小普通LDO的温漂可能在100ppm/°C以上而专用基准可以做到10ppm/°C以下第三驱动能力要够有些ADC的参考输入端有开关电容负载需要基准芯片能快速建立。如果成本敏感至少也要在参考电压引脚旁边放一个1uF到10uF的陶瓷电容做去耦位置尽量靠近引脚。这个电容不是随便放的它要能吸收ADC内部开关电容切换时产生的瞬态电流。3. 主流ADC架构的取舍与选型逻辑3.1 逐次逼近型SAR速度与功耗的平衡点SAR ADC是目前嵌入式系统里最常见的一种。它的工作原理像二分查找先拿参考电压的一半跟输入比较大了就往下调小了就往上调逐位逼近N位ADC需要N个比较周期。比如12位SAR ADC一个转换周期需要12步。SAR的优势是速度快、功耗低、成本适中。转换速率从几十kSPS到几MSPS都有适合中高速采集场景比如音频采样、电机控制、电源监控。缺点是分辨率越高内部DAC和比较器的匹配难度越大所以高于16位的SAR ADC价格会急剧上升。实际使用SAR ADC时最关键的是采样保持电路的建立时间。ADC内部有一个采样电容前端驱动电路必须在采样窗口内把电容充到足够的精度。如果前端运放的压摆率不够或者输出阻抗太大采样电容充不满转换结果就会偏低。我一般会在ADC输入端加一个RC低通滤波R取几十欧姆到几百欧姆C取几百pF到几nF但R不能太大否则影响建立时间。3.2 双积分型慢工出细活的典型双积分ADC的思路完全不同先对输入电压积分固定时间再对参考电压反向积分通过测量反向积分的时间来推算输入电压。它的优点是精度高、抗噪好因为积分过程本身就是一个低通滤波。缺点是速度慢一次转换通常需要几十毫秒甚至几百毫秒。这种架构常见于万用表、电子秤、温度变送器等对速度要求不高但对精度要求很高的场合。我做过一个称重项目用的就是双积分ADC24位分辨率配合桥式传感器稳定性能到0.1g。但它的采样率只有10SPS左右想快也快不起来。双积分ADC的另一个好处是对工频干扰有天然抑制。如果积分时间取20ms的整数倍正好是50Hz工频周期的整数倍工频干扰在积分过程中会被抵消掉。这个技巧在工业现场特别实用。3.3 Sigma-Delta型用速度换精度的极致方案Sigma-Delta ADC的核心是过采样加噪声整形。它用远高于奈奎斯特频率的采样率对信号采样然后通过反馈环路把量化噪声推到高频段再用数字滤波器把高频噪声滤掉。结果是低频段的噪声极低有效分辨率可以做到24位甚至32位。这种ADC适合低频高精度场景比如音频、振动分析、精密测量。它的缺点是延迟大因为数字滤波器需要多个采样周期才能输出一个结果。在闭环控制里用Sigma-Delta ADC要特别注意相位延迟否则环路可能振荡。选型时有一个经验公式Sigma-Delta ADC的有效位数大约每翻倍采样率增加0.5位。也就是说如果你把过采样率从256倍提高到512倍ENOB大概能提升0.5位。这个关系在选型时可以用来估算。架构速度精度功耗典型应用SAR中高速中高低电机控制、电源监控双积分低速高中万用表、称重Sigma-Delta低速极高中高音频、精密测量闪速极高速低极高高速示波器4. 从原理到落地完整实操流程4.1 前端信号调理电路的设计要点ADC再准前端没做好也是白搭。前端调理一般包括放大、滤波、电平移位三个功能。放大的目的是把传感器的小信号放大到ADC的满量程附近充分利用分辨率。比如一个压力传感器输出0到20mVADC满量程是3.3V那理论上需要165倍放大。但实际不会放到满量程一般放到80%左右留余量防止饱和。滤波器的作用是抗混叠。截止频率应该设在信号带宽和奈奎斯特频率之间。比如信号带宽1kHz采样率10kHz奈奎斯特频率是5kHz那滤波器截止频率可以设在2kHz到3kHz之间。阶数根据需要的衰减量来定一阶RC滤波器每倍频程衰减6dB二阶是12dB。电平移位用于把双极性信号搬到ADC的输入范围内。比如传感器输出正负1VADC输入范围是0到3.3V就需要加一个1.65V的偏置。这个偏置电压的噪声和温漂会直接叠加到信号上所以要用低噪声基准源。4.2 采样时序与驱动电路的计算SAR ADC的采样过程可以简化为一个RC充电过程。ADC内部采样电容为Cs前端驱动电路的等效输出阻抗为Rs采样窗口时间为tacq。采样电容上的电压建立到最终值的误差为Verror Vin * e^(-tacq / (Rs * Cs))要保证建立误差小于0.5LSB对于N位ADCe^(-tacq / (Rs * Cs)) 1 / (2^(N1))以12位ADC、Cs10pF、tacq1us为例计算Rs的最大值Rs tacq / (Cs * ln(2^(N1))) 1e-6 / (10e-12 * ln(8192)) ≈ 1e-6 / (10e-12 * 9.01) ≈ 11.1kΩ所以前端驱动电路的输出阻抗必须小于11.1kΩ。如果前端是一个运放跟随器输出阻抗通常只有几欧姆完全没问题。但如果前端是分压电阻网络就要仔细算了。注意这个计算假设采样电容完全放电到零。如果上一次采样的电压与当前输入电压差异很大建立时间还要更长。所以在多通道轮询采样时通道切换后要留足够的建立时间。4.3 代码实现以SPI接口ADC为例下面以SPI接口的12位SAR ADC为例给出一个完整的读取流程。假设ADC的SPI模式为Mode 0CPOL0CPHA0转换结果高位在前12位数据后跟4个尾随位。#include stdint.h #include spi.h #define ADC_CS_LOW() GPIO_WritePin(ADC_CS_PORT, ADC_CS_PIN, 0) #define ADC_CS_HIGH() GPIO_WritePin(ADC_CS_PORT, ADC_CS_PIN, 1) uint16_t ADC_Read(void) { uint8_t tx_buf[2] {0x00, 0x00}; uint8_t rx_buf[2] {0x00, 0x00}; uint16_t result 0; ADC_CS_LOW(); /* 发送两个字节同时接收转换结果 */ SPI_Transfer(tx_buf, rx_buf, 2); ADC_CS_HIGH(); /* 12位结果在高12位低4位为尾随位 */ result ((uint16_t)rx_buf[0] 8 | rx_buf[1]) 4; return result; } float ADC_ToVoltage(uint16_t adc_code) { const float VREF 3.300f; /* 参考电压3.3V */ const float LSB VREF / 4096.0f; return (float)adc_code * LSB; }这段代码有几个细节值得说。第一CS拉低到第一个SCLK之间要留至少100ns的建立时间具体看芯片手册。第二SPI时钟频率不能超过ADC的最大SCLK频率一般12位SAR ADC能到20MHz以上但如果你用的MCU SPI时钟分频后只有几MHz那也没问题。第三转换结果右移4位是因为12位数据后面跟了4个尾随位不同芯片的格式可能不同一定要看手册。4.4 校准让精度从“标称”变成“实际”出厂校准只能保证芯片本身的一致性系统级的offset和gain误差必须自己校准。校准方法很简单两点校准法。取两个已知的输入电压比如0V和满量程的90%分别读取ADC值然后计算斜率和截距。typedef struct { float slope; float intercept; } ADC_Calib; ADC_Calib calib; void ADC_Calibrate(float v1, uint16_t code1, float v2, uint16_t code2) { calib.slope (v2 - v1) / ((float)code2 - (float)code1); calib.intercept v1 - calib.slope * (float)code1; } float ADC_GetCalibratedVoltage(uint16_t code) { return calib.slope * (float)code calib.intercept; }校准点的选择有讲究。两个点不能太近否则斜率计算误差大。一般一个取在量程的5%到10%另一个取在90%到95%。校准用的电压源精度至少要比ADC精度高一个数量级否则校准出来的结果反而更差。实操心得校准不是一劳永逸的。温度变化会导致offset和gain漂移如果工作环境温度变化超过20°C建议定期重新校准或者用内置温度传感器做温度补偿。5. 常见问题与排查技巧实录5.1 读数跳动大从电源到参考电压的排查路径读数跳动是最常见的问题排查顺序应该是先看参考电压再看输入信号最后看数字接口。参考电压的排查用示波器看交流耦合波形如果纹波超过1LSB那读数跳动就是它引起的。解决方法是在参考引脚加RC滤波或者换用低噪声基准芯片。输入信号的排查要看信号源本身是否干净如果信号源有噪声ADC读到的就是真实值不是ADC的问题。数字接口的排查主要看SPI时钟是否干净、CS信号是否有毛刺这些可以通过缩短走线、加串联电阻来改善。我遇到过一个案例ADC读数每隔几个样本就跳一次最后发现是SPI时钟线和一根PWM线在排线上相邻PWM的谐波耦合到了SPI时钟上。把两根线分开走之后问题就消失了。5.2 转换结果总是偏大或偏小offset和gain的分离如果所有读数都偏大一个固定值那是offset误差。如果读数在小信号时正常、大信号时偏差越来越大那是gain误差。如果读数在某些码值附近跳变特别大那可能是DNL问题严重时会出现丢码。offset和gain都可以通过校准消除但DNL是芯片本身的工艺问题只能换芯片或者降低有效位数。判断DNL是否合格可以看手册上的DNL指标一般要求小于正负1LSB。如果DNL超过正负1LSB就会出现非单调性也就是输入电压增加但输出码反而减小。5.3 多通道轮询时的串扰问题多通道ADC轮询时如果通道之间切换后没有留足够的建立时间前一个通道的电荷会残留在采样电容上导致后一个通道的读数偏高或偏低。解决方法有两个一是增加通道切换后的延时让采样电容充分建立二是在每个通道输入端加缓冲运放降低对采样电容的充电时间要求。我一般会在通道切换后插入一个空转换周期也就是切换通道后先丢弃第一个转换结果从第二个开始取。这个方法简单有效代价是采样率减半。问题现象可能原因排查方法解决措施读数跳动大参考电压噪声示波器看参考引脚纹波加去耦电容或换基准读数整体偏大Offset误差零输入时读ADC值两点校准大信号偏差大Gain误差满量程90%处读ADC值两点校准某些码值跳变DNL差缓慢扫描输入电压换芯片或降位数多通道串扰建立时间不足切换通道后看第一个读数丢弃第一个结果高速采样时失真驱动能力不足看输入信号波形加缓冲运放5.4 数字接口的“隐形杀手”时序余量SPI接口看起来简单但时序问题很隐蔽。最常见的是建立时间和保持时间不够。如果MCU的SPI时钟太快ADC可能来不及在时钟边沿采样数据导致读到的数据错位。解决方法是在SPI时钟线上串一个几十欧姆的电阻减缓边沿速率或者降低SPI时钟频率。另一个问题是CS信号的毛刺。如果CS信号在传输过程中被干扰产生毛刺ADC可能会误判帧边界导致数据错位。解决方法是在CS线上加一个RC滤波或者在软件上增加CS拉低后的延时。注意有些ADC在CS拉高后才开始转换有些在CS拉低后立即开始。这个时序差异直接影响你的代码逻辑一定要仔细看手册的时序图。6. 进阶话题过采样与噪声整形6.1 过采样如何“无中生有”地提高分辨率过采样是一个很巧妙的技巧如果你以远高于奈奎斯特频率的速率采样然后把多个样本平均噪声会按根号N衰减而信号不变。这意味着有效分辨率可以提高。具体来说采样率每提高4倍有效分辨率提高1位。这个关系可以用公式表示ENOB增加量 0.5 * log2(OSR)其中OSR是过采样率。比如OSR256ENOB增加4位。一个12位ADC过采样256倍后有效分辨率可以接近16位。当然前提是噪声主要是白噪声如果是工频干扰或者参考电压漂移过采样就无能为力了。实现过采样很简单就是在软件里做滑动平均或者累加求平均。但要注意过采样会降低输出速率。OSR256意味着输出速率是采样率的1/256。如果采样率是1MSPS输出速率就只有约3.9kSPS。6.2 抖动注入打破量化噪声的相关性过采样有一个前提量化噪声必须是随机的。但实际ADC的量化噪声跟输入信号是相关的特别是当输入信号是周期性信号时量化噪声会呈现谐波分布过采样平均后不会衰减。解决方法是在输入信号上叠加一个小的随机噪声幅度大约1LSB这叫抖动注入。抖动注入的原理是让量化误差随机化从而把谐波噪声变成白噪声过采样才能有效。实现方法可以用一个DAC输出随机电压叠加到输入端或者在软件里对多次采样结果加随机扰动后再平均。这个技巧在音频ADC里很常见因为音频信号是周期性的不做抖动注入的话量化谐波会被人耳感知到。在精密测量里如果被测信号是稳定的直流或低频信号抖动注入也能显著改善有效分辨率。7. 我个人在实际操作中的几点体会A/D转换这件事原理不复杂但细节特别多。我踩过的坑里大部分都不是芯片本身的问题而是外围电路和时序配合的问题。有几点体会比较深第一参考电压值得花最多的时间。一个低噪声、低温漂的基准芯片可能比ADC本身还贵但它带来的精度提升是决定性的。如果预算有限宁可选一个位数低一点但参考电压好的方案也不要选高位ADC配一个噪声大的参考。第二前端调理电路的带宽要匹配。带宽太窄会损失信号的高频成分带宽太宽会把噪声放进来。我一般会把前端带宽设在信号带宽的2到3倍然后用ADC的采样率去匹配。第三校准不是可选项是必选项。哪怕你用的是一个16位ADC不校准的话实际精度可能只有12位。两点校准只需要两个精密电压源和几行代码投入产出比极高。第四数字接口的时序余量要留足。SPI时钟频率不要跑到芯片手册的极限值留20%到30%的余量。CS信号的建立时间和保持时间也要留余量。这些余量在实验室可能看不出差别但在温度变化或者电源波动时就是稳定性的保障。第五过采样是低成本提精度的好办法。如果你的MCU资源允许采样率有富余过采样加平均可以显著改善读数稳定性。但要注意配合抖动注入否则对周期性信号效果有限。这个方向后续还可以往差分输入ADC、隔离ADC、多通道同步采样这些方向扩展每一个都有自己的一套设计要点。如果这篇文章反馈不错后面可以再展开聊。 
长河君 · 2026/10/14 2:26:37 · 阅读 1.2k A/D转换从原理到落地：SAR、双积分与Sigma-Delta选型及工程避坑指南
1. 从一个“温度读数跳变”的现场问题说起模拟信号和数字信号之间的那道墙就是A/D转换。不管你是做嵌入式、做仪器仪表、还是搞数据采集只要涉及到真实世界的物理量——温度、压力、光照、声音、电压——最终都得面对同一个问题怎么把一个连续变化的模拟电压变成一个CPU能读懂的数字。我最早接触这块是在一个温度采集项目上当时用的是一个12位ADC芯片理论上分辨率能到0.0625摄氏度但实际读数一直在跳跳幅能到正负0.5度。排查了一圈才发现问题不在芯片本身而在于前端信号调理、参考电压稳定性和采样时序的配合。这件事让我意识到A/D转换远不是“接上线、读寄存器”那么简单它是一整套从物理层到数字层的系统工程。这篇文章面向的是刚接触嵌入式开发、数据采集或者仪器仪表方向的工程师也适合已经用过ADC但对其内部机理一知半解、想系统梳理一遍的朋友。我会从A/D转换的基本原理讲起拆解逐次逼近型、双积分型、Sigma-Delta型这几种主流架构的取舍逻辑然后落到实际选型和电路设计上最后给出完整的实操步骤和常见问题排查方法。涉及到的芯片型号我会用通用描述代替但参数和计算过程都是真实可复现的。2. A/D转换的核心原理与关键参数拆解2.1 采样、量化、编码三步走的基本逻辑A/D转换的本质可以拆成三个动作采样、量化、编码。采样是把时间轴上连续的信号变成离散的点量化是把幅度轴上连续的电压变成离散的台阶编码则是把这些台阶映射成二进制数字。这三个步骤听起来简单但每一步都有坑。采样环节受限于奈奎斯特采样定理采样频率必须大于信号最高频率的两倍否则会发生混叠。举个例子你要采集一个1kHz的正弦波采样率至少得2kHz以上。但实际工程中我一般建议至少取5到10倍也就是5kHz到10kHz因为抗混叠滤波器不可能做到理想的陡峭截止留足余量才能保证信号质量。量化环节的核心参数是分辨率也就是ADC的位数。一个N位ADC能把参考电压Vref分成2的N次方个台阶。每个台阶对应的电压值就是LSB最低有效位计算公式是LSB Vref / (2^N)假设Vref是3.3V12位ADC的LSB就是3.3/4096约等于0.806mV。这意味着理论上能分辨的最小电压变化是0.806mV。但注意这只是理论值实际有效分辨率还要看信噪比和有效位数ENOB。编码环节相对直接但要注意输出格式有的是二进制原码有的是补码有的是偏移二进制。SPI接口的ADC通常输出二进制原码而一些差分输入的ADC会输出补码格式。读数据的时候如果格式搞错了数值会完全不对。2.2 分辨率、精度、准确度三个容易混淆的概念这三个词经常被混用但它们的含义完全不同。分辨率是ADC能区分的最小电压变化只跟位数和参考电压有关。精度是指转换结果与真实值之间的接近程度受 offset误差、增益误差、非线性误差等影响。准确度则是一个更宏观的概念包含了精度和系统级误差。我见过不少新手看到“12位ADC”就以为精度是Vref/4096实际上如果参考电压本身有1%的偏差offset误差又有几个LSB实际精度可能连10位都达不到。所以在选型时不能只看位数还要看INL积分非线性、DNL微分非线性、offset error、gain error这些参数。参数含义典型影响分辨率能区分的最小电压台阶决定理论最小可测变化INL实际转换曲线与理想直线的最大偏差影响整体测量准确度DNL相邻码之间步长的偏差严重时导致丢码Offset Error零输入时的输出偏差可通过校准消除Gain Error满量程输出的比例偏差可通过校准消除ENOB有效位数综合衡量实际性能通常比标称位数低1-3位2.3 参考电压被低估的“定海神针”参考电压的重要性怎么强调都不过分。ADC的转换结果本质上是输入电压与参考电压的比值参考电压一抖所有读数都跟着抖。我那个温度采集项目读数跳变最后查出来就是参考电压用了MCU的电源引脚而电源上叠加了DC-DC开关噪声。参考电压的选择有几个原则第一噪声要低最好用专用的电压基准芯片比如带隙基准或者埋入式齐纳基准第二温漂要小普通LDO的温漂可能在100ppm/°C以上而专用基准可以做到10ppm/°C以下第三驱动能力要够有些ADC的参考输入端有开关电容负载需要基准芯片能快速建立。如果成本敏感至少也要在参考电压引脚旁边放一个1uF到10uF的陶瓷电容做去耦位置尽量靠近引脚。这个电容不是随便放的它要能吸收ADC内部开关电容切换时产生的瞬态电流。3. 主流ADC架构的取舍与选型逻辑3.1 逐次逼近型SAR速度与功耗的平衡点SAR ADC是目前嵌入式系统里最常见的一种。它的工作原理像二分查找先拿参考电压的一半跟输入比较大了就往下调小了就往上调逐位逼近N位ADC需要N个比较周期。比如12位SAR ADC一个转换周期需要12步。SAR的优势是速度快、功耗低、成本适中。转换速率从几十kSPS到几MSPS都有适合中高速采集场景比如音频采样、电机控制、电源监控。缺点是分辨率越高内部DAC和比较器的匹配难度越大所以高于16位的SAR ADC价格会急剧上升。实际使用SAR ADC时最关键的是采样保持电路的建立时间。ADC内部有一个采样电容前端驱动电路必须在采样窗口内把电容充到足够的精度。如果前端运放的压摆率不够或者输出阻抗太大采样电容充不满转换结果就会偏低。我一般会在ADC输入端加一个RC低通滤波R取几十欧姆到几百欧姆C取几百pF到几nF但R不能太大否则影响建立时间。3.2 双积分型慢工出细活的典型双积分ADC的思路完全不同先对输入电压积分固定时间再对参考电压反向积分通过测量反向积分的时间来推算输入电压。它的优点是精度高、抗噪好因为积分过程本身就是一个低通滤波。缺点是速度慢一次转换通常需要几十毫秒甚至几百毫秒。这种架构常见于万用表、电子秤、温度变送器等对速度要求不高但对精度要求很高的场合。我做过一个称重项目用的就是双积分ADC24位分辨率配合桥式传感器稳定性能到0.1g。但它的采样率只有10SPS左右想快也快不起来。双积分ADC的另一个好处是对工频干扰有天然抑制。如果积分时间取20ms的整数倍正好是50Hz工频周期的整数倍工频干扰在积分过程中会被抵消掉。这个技巧在工业现场特别实用。3.3 Sigma-Delta型用速度换精度的极致方案Sigma-Delta ADC的核心是过采样加噪声整形。它用远高于奈奎斯特频率的采样率对信号采样然后通过反馈环路把量化噪声推到高频段再用数字滤波器把高频噪声滤掉。结果是低频段的噪声极低有效分辨率可以做到24位甚至32位。这种ADC适合低频高精度场景比如音频、振动分析、精密测量。它的缺点是延迟大因为数字滤波器需要多个采样周期才能输出一个结果。在闭环控制里用Sigma-Delta ADC要特别注意相位延迟否则环路可能振荡。选型时有一个经验公式Sigma-Delta ADC的有效位数大约每翻倍采样率增加0.5位。也就是说如果你把过采样率从256倍提高到512倍ENOB大概能提升0.5位。这个关系在选型时可以用来估算。架构速度精度功耗典型应用SAR中高速中高低电机控制、电源监控双积分低速高中万用表、称重Sigma-Delta低速极高中高音频、精密测量闪速极高速低极高高速示波器4. 从原理到落地完整实操流程4.1 前端信号调理电路的设计要点ADC再准前端没做好也是白搭。前端调理一般包括放大、滤波、电平移位三个功能。放大的目的是把传感器的小信号放大到ADC的满量程附近充分利用分辨率。比如一个压力传感器输出0到20mVADC满量程是3.3V那理论上需要165倍放大。但实际不会放到满量程一般放到80%左右留余量防止饱和。滤波器的作用是抗混叠。截止频率应该设在信号带宽和奈奎斯特频率之间。比如信号带宽1kHz采样率10kHz奈奎斯特频率是5kHz那滤波器截止频率可以设在2kHz到3kHz之间。阶数根据需要的衰减量来定一阶RC滤波器每倍频程衰减6dB二阶是12dB。电平移位用于把双极性信号搬到ADC的输入范围内。比如传感器输出正负1VADC输入范围是0到3.3V就需要加一个1.65V的偏置。这个偏置电压的噪声和温漂会直接叠加到信号上所以要用低噪声基准源。4.2 采样时序与驱动电路的计算SAR ADC的采样过程可以简化为一个RC充电过程。ADC内部采样电容为Cs前端驱动电路的等效输出阻抗为Rs采样窗口时间为tacq。采样电容上的电压建立到最终值的误差为Verror Vin * e^(-tacq / (Rs * Cs))要保证建立误差小于0.5LSB对于N位ADCe^(-tacq / (Rs * Cs)) 1 / (2^(N1))以12位ADC、Cs10pF、tacq1us为例计算Rs的最大值Rs tacq / (Cs * ln(2^(N1))) 1e-6 / (10e-12 * ln(8192)) ≈ 1e-6 / (10e-12 * 9.01) ≈ 11.1kΩ所以前端驱动电路的输出阻抗必须小于11.1kΩ。如果前端是一个运放跟随器输出阻抗通常只有几欧姆完全没问题。但如果前端是分压电阻网络就要仔细算了。注意这个计算假设采样电容完全放电到零。如果上一次采样的电压与当前输入电压差异很大建立时间还要更长。所以在多通道轮询采样时通道切换后要留足够的建立时间。4.3 代码实现以SPI接口ADC为例下面以SPI接口的12位SAR ADC为例给出一个完整的读取流程。假设ADC的SPI模式为Mode 0CPOL0CPHA0转换结果高位在前12位数据后跟4个尾随位。#include stdint.h #include spi.h #define ADC_CS_LOW() GPIO_WritePin(ADC_CS_PORT, ADC_CS_PIN, 0) #define ADC_CS_HIGH() GPIO_WritePin(ADC_CS_PORT, ADC_CS_PIN, 1) uint16_t ADC_Read(void) { uint8_t tx_buf[2] {0x00, 0x00}; uint8_t rx_buf[2] {0x00, 0x00}; uint16_t result 0; ADC_CS_LOW(); /* 发送两个字节同时接收转换结果 */ SPI_Transfer(tx_buf, rx_buf, 2); ADC_CS_HIGH(); /* 12位结果在高12位低4位为尾随位 */ result ((uint16_t)rx_buf[0] 8 | rx_buf[1]) 4; return result; } float ADC_ToVoltage(uint16_t adc_code) { const float VREF 3.300f; /* 参考电压3.3V */ const float LSB VREF / 4096.0f; return (float)adc_code * LSB; }这段代码有几个细节值得说。第一CS拉低到第一个SCLK之间要留至少100ns的建立时间具体看芯片手册。第二SPI时钟频率不能超过ADC的最大SCLK频率一般12位SAR ADC能到20MHz以上但如果你用的MCU SPI时钟分频后只有几MHz那也没问题。第三转换结果右移4位是因为12位数据后面跟了4个尾随位不同芯片的格式可能不同一定要看手册。4.4 校准让精度从“标称”变成“实际”出厂校准只能保证芯片本身的一致性系统级的offset和gain误差必须自己校准。校准方法很简单两点校准法。取两个已知的输入电压比如0V和满量程的90%分别读取ADC值然后计算斜率和截距。typedef struct { float slope; float intercept; } ADC_Calib; ADC_Calib calib; void ADC_Calibrate(float v1, uint16_t code1, float v2, uint16_t code2) { calib.slope (v2 - v1) / ((float)code2 - (float)code1); calib.intercept v1 - calib.slope * (float)code1; } float ADC_GetCalibratedVoltage(uint16_t code) { return calib.slope * (float)code calib.intercept; }校准点的选择有讲究。两个点不能太近否则斜率计算误差大。一般一个取在量程的5%到10%另一个取在90%到95%。校准用的电压源精度至少要比ADC精度高一个数量级否则校准出来的结果反而更差。实操心得校准不是一劳永逸的。温度变化会导致offset和gain漂移如果工作环境温度变化超过20°C建议定期重新校准或者用内置温度传感器做温度补偿。5. 常见问题与排查技巧实录5.1 读数跳动大从电源到参考电压的排查路径读数跳动是最常见的问题排查顺序应该是先看参考电压再看输入信号最后看数字接口。参考电压的排查用示波器看交流耦合波形如果纹波超过1LSB那读数跳动就是它引起的。解决方法是在参考引脚加RC滤波或者换用低噪声基准芯片。输入信号的排查要看信号源本身是否干净如果信号源有噪声ADC读到的就是真实值不是ADC的问题。数字接口的排查主要看SPI时钟是否干净、CS信号是否有毛刺这些可以通过缩短走线、加串联电阻来改善。我遇到过一个案例ADC读数每隔几个样本就跳一次最后发现是SPI时钟线和一根PWM线在排线上相邻PWM的谐波耦合到了SPI时钟上。把两根线分开走之后问题就消失了。5.2 转换结果总是偏大或偏小offset和gain的分离如果所有读数都偏大一个固定值那是offset误差。如果读数在小信号时正常、大信号时偏差越来越大那是gain误差。如果读数在某些码值附近跳变特别大那可能是DNL问题严重时会出现丢码。offset和gain都可以通过校准消除但DNL是芯片本身的工艺问题只能换芯片或者降低有效位数。判断DNL是否合格可以看手册上的DNL指标一般要求小于正负1LSB。如果DNL超过正负1LSB就会出现非单调性也就是输入电压增加但输出码反而减小。5.3 多通道轮询时的串扰问题多通道ADC轮询时如果通道之间切换后没有留足够的建立时间前一个通道的电荷会残留在采样电容上导致后一个通道的读数偏高或偏低。解决方法有两个一是增加通道切换后的延时让采样电容充分建立二是在每个通道输入端加缓冲运放降低对采样电容的充电时间要求。我一般会在通道切换后插入一个空转换周期也就是切换通道后先丢弃第一个转换结果从第二个开始取。这个方法简单有效代价是采样率减半。问题现象可能原因排查方法解决措施读数跳动大参考电压噪声示波器看参考引脚纹波加去耦电容或换基准读数整体偏大Offset误差零输入时读ADC值两点校准大信号偏差大Gain误差满量程90%处读ADC值两点校准某些码值跳变DNL差缓慢扫描输入电压换芯片或降位数多通道串扰建立时间不足切换通道后看第一个读数丢弃第一个结果高速采样时失真驱动能力不足看输入信号波形加缓冲运放5.4 数字接口的“隐形杀手”时序余量SPI接口看起来简单但时序问题很隐蔽。最常见的是建立时间和保持时间不够。如果MCU的SPI时钟太快ADC可能来不及在时钟边沿采样数据导致读到的数据错位。解决方法是在SPI时钟线上串一个几十欧姆的电阻减缓边沿速率或者降低SPI时钟频率。另一个问题是CS信号的毛刺。如果CS信号在传输过程中被干扰产生毛刺ADC可能会误判帧边界导致数据错位。解决方法是在CS线上加一个RC滤波或者在软件上增加CS拉低后的延时。注意有些ADC在CS拉高后才开始转换有些在CS拉低后立即开始。这个时序差异直接影响你的代码逻辑一定要仔细看手册的时序图。6. 进阶话题过采样与噪声整形6.1 过采样如何“无中生有”地提高分辨率过采样是一个很巧妙的技巧如果你以远高于奈奎斯特频率的速率采样然后把多个样本平均噪声会按根号N衰减而信号不变。这意味着有效分辨率可以提高。具体来说采样率每提高4倍有效分辨率提高1位。这个关系可以用公式表示ENOB增加量 0.5 * log2(OSR)其中OSR是过采样率。比如OSR256ENOB增加4位。一个12位ADC过采样256倍后有效分辨率可以接近16位。当然前提是噪声主要是白噪声如果是工频干扰或者参考电压漂移过采样就无能为力了。实现过采样很简单就是在软件里做滑动平均或者累加求平均。但要注意过采样会降低输出速率。OSR256意味着输出速率是采样率的1/256。如果采样率是1MSPS输出速率就只有约3.9kSPS。6.2 抖动注入打破量化噪声的相关性过采样有一个前提量化噪声必须是随机的。但实际ADC的量化噪声跟输入信号是相关的特别是当输入信号是周期性信号时量化噪声会呈现谐波分布过采样平均后不会衰减。解决方法是在输入信号上叠加一个小的随机噪声幅度大约1LSB这叫抖动注入。抖动注入的原理是让量化误差随机化从而把谐波噪声变成白噪声过采样才能有效。实现方法可以用一个DAC输出随机电压叠加到输入端或者在软件里对多次采样结果加随机扰动后再平均。这个技巧在音频ADC里很常见因为音频信号是周期性的不做抖动注入的话量化谐波会被人耳感知到。在精密测量里如果被测信号是稳定的直流或低频信号抖动注入也能显著改善有效分辨率。7. 我个人在实际操作中的几点体会A/D转换这件事原理不复杂但细节特别多。我踩过的坑里大部分都不是芯片本身的问题而是外围电路和时序配合的问题。有几点体会比较深第一参考电压值得花最多的时间。一个低噪声、低温漂的基准芯片可能比ADC本身还贵但它带来的精度提升是决定性的。如果预算有限宁可选一个位数低一点但参考电压好的方案也不要选高位ADC配一个噪声大的参考。第二前端调理电路的带宽要匹配。带宽太窄会损失信号的高频成分带宽太宽会把噪声放进来。我一般会把前端带宽设在信号带宽的2到3倍然后用ADC的采样率去匹配。第三校准不是可选项是必选项。哪怕你用的是一个16位ADC不校准的话实际精度可能只有12位。两点校准只需要两个精密电压源和几行代码投入产出比极高。第四数字接口的时序余量要留足。SPI时钟频率不要跑到芯片手册的极限值留20%到30%的余量。CS信号的建立时间和保持时间也要留余量。这些余量在实验室可能看不出差别但在温度变化或者电源波动时就是稳定性的保障。第五过采样是低成本提精度的好办法。如果你的MCU资源允许采样率有富余过采样加平均可以显著改善读数稳定性。但要注意配合抖动注入否则对周期性信号效果有限。这个方向后续还可以往差分输入ADC、隔离ADC、多通道同步采样这些方向扩展每一个都有自己的一套设计要点。如果这篇文章反馈不错后面可以再展开聊。