做三相无刷电机驱动说难也难说简单也简单。凡是自己画过驱动板、打过样、上过示波器的硬件工程师基本都在接地这个问题上交过学费。你兴冲冲把板子焊好烧录程序电机一转电流波形毛刺满天飞或者MOSFET在某个瞬间突然炸掉查来查去问题往往不是原理图错而是PCB上AGND、PGND、GND这三个地没有处理好。它们名字长得像三胞胎实际职责完全不同。PWM开关频率几十kHz起功率回路里的di/dt、dv/dt都很大地线上稍微有点阻抗就会变成实实在在的噪声电压直接干扰你的电流采样、栅极驱动和逻辑控制。这篇文章专门讲三相无刷电机驱动里的地平面设计。AGND模拟地、PGND功率地、GND数字地/逻辑地到底该怎么划分、怎么连接、在哪里单点汇合、哪些地方可以共地我用自己做驱动板的实际经验把这块掰开揉碎讲清楚。适合正在画BLDC驱动板、做伺服驱动、搞机器人关节模组或者电源类产品的硬件工程师参考尤其是那些第一次做电机驱动、对“星形接地”“单点接地”的理解还停留在教科书阶段的同学这篇文章能帮你少走很多弯路。1. 先把三类地的职责边界划清楚1.1 AGND、PGND、GND分别负责什么在BLDC驱动板中AGND、PGND和GND分别对应不同性质的电流回路它们的干扰特性、电流幅度、频率成分完全不同不能混为一谈。PGNDPower Ground功率地是最粗、最“脏”的地。它承载的是三相逆变桥的大电流回路母线电容的充放电电流、MOSFET开关时产生的脉冲电流、电机绕组的相电流。以一块24V/30A的驱动板为例峰值电流可能到50A甚至更高这个电流每一拍都在MOSFET导通关断之间切换di/dt可以达到几百安培每微秒。PGND上的任何寄生电感都会按UL×di/dt产生电压尖峰。PGND只服务于功率回路原则是“能短则短能宽则宽能整块铜皮就整块铜皮”。AGNDAnalog Ground模拟地负责的是小信号模拟电路的回流主要是电流采样运放、比较器、霍尔电流传感器的信号地。电机驱动里的电流采样信号典型幅度只有几十毫伏到一两百毫伏需要被放大几十倍甚至上百倍这种小信号对地电位差极其敏感。如果采样运放的参考地和功率地共用一段铜皮功率电流在铜皮上产生的几十毫伏压降会被当成真实的采样信号放大出来的电流波形自然没法看。AGND是“最干净的地”要远离大电流回流路径。GNDDigital/Logic Ground逻辑地是MCU、栅极驱动芯片逻辑侧、SPI通信、编码器接口等数字电路的地。数字信号本身有噪声容限不像模拟信号那么敏感但数字电路工作时的开关噪声尤其是MCU主频几十MHz、IO翻转产生的高频谐波也不小如果和模拟地混在一起会成为采样端的干扰源。GND介于两者之间它不承载大电流但自身是个高频噪声源所以不能污染AGND也不能承担功率回流。这三者的关系我用一个不太严谨但很好理解的类比PGND是“下水道”负责冲走大股脏水GND是“生活污水管”负责各家各户的普通排水AGND是“饮用水管”里面只能走干净的信号回流。要是把饮用水管和下水道接在一起水就没法喝了。1.2 为什么不能把所有地直接铺成一整块很多人会在原理图里把所有GND网络画成同一个符号PCB上直接铺一整块地认为“地就是地连起来就完事了”。在低速数字电路里这种做法问题不大。但在三相无刷驱动里混地几乎注定出问题。关键在于“地不是等电位的”。铜箔有电阻率走线或铺铜都有寄生电感。当50A的脉冲电流流过一段阻抗为1mΩ的铜皮时两端就会产生50mV的压降。这段压降叠加在被采样的模拟信号上就成了共模干扰。更致命的是功率回路的电流路径会因为铺铜形状、过孔位置而改变你根本无法精确预知“地电压”在哪个点是多少结果就是运放输出的信号里既有真实电流又有地电位波动两者混在一起连软件滤波都很难完全搞定。所以接地设计的本质不是把所有的地焊盘都物理连上而是为每一类电流规划一条独立、干净、可控的回流路径再把它们在一个精心选择的位置汇合。理解了这一点后面的布线技巧才真正有灵魂。2. 接线策略背后的核心逻辑电流路径规划2.1 地回路面积是噪声的源头地线设计中最容易被忽略的指标是“回路面积”。任何电流都必须形成一个闭合回路电流从电源正端流出经过负载最终回到电源负端。这个闭合回路的面积越大环路天线效应越强对外辐射和接收干扰的能力也越强。对驱动器来说高频PWM电流的回路面积直接决定了EMI表现。我见过一块驱动板MOSFET源极到采样电阻再到母线电容负端的路径绕了大半个板子铜皮也不窄但环路面积大得惊人。实测辐射干扰在100MHz附近有多个尖峰整机做传导测试时怎么都压不下来。后来把母线电容移到MOSFET附近把采样电阻、MOSFET、母线电容负端之间的距离压缩到最小辐射立刻降了差不多10dB。这说明地线布得再宽只要回路面积大高频噪声一样藏不住。2.2 从“星形接地”到“单点汇合”BLDC驱动的正确姿势教科书上经常讲“星形接地”各路地线像星星一样从一点引出互不干扰。在纯模拟电路里这很正确但在电机驱动里不能机械照搬。因为PGND必须承载大电流如果强行把PGND做成一棵“星星”的枝干细长的功率地铜皮会成为巨大的寄生电感开关瞬间产生很高的尖峰电压反而弄巧成拙。BLDC驱动的正确接地思路是每个功能模块内部先独立处理最后在低噪声、低电流的位置单点汇合。PGND自身要尽量做成大面积铺铜或者短粗的走线保证功率回流畅通AGND在采样电路周围单独铺一小块地避免被功率电流污染GND在MCU周围独立走线。三者最终在某个“安静点”汇合——通常选在采样电阻的PGND端附近或者母线电容的负端附近具体选择后面展开。2.3 单点连接的位置为什么这么关键单点连接的位置本质上决定了不同类型电流在哪些铜皮上有交集。如果AGND和PGND在多个点连接功率回流就有机会“抄近路”穿过模拟地铜皮在AGND上产生压降如果GND和PGND多处相连同样会在地平面上形成环路引入高频噪声。所以AGND和PGND的连接点只能有一个GND和PGND的连接点也只能有一个。连接位置的选择原则是让两个地之间的电位差尽量小、电流尽量小、噪声尽量低。常见的做法是把AGND的汇合点放在采样电阻的PGND端——因为采样电阻就是功率电流和模拟电路的天然分界点在这里汇合功率电流已经经过了采样电阻本体不会在AGND铜皮上产生明显压降GND的汇合点则可以放在母线电容负端或者电源输入地附近与PGND一起形成整个系统的“总地参考点”。3. BLDC驱动板接地布线的具体操作手法3.1 布局分区是接地的基础接地布线不是从铺铜开始的而是从布局开始的。MCU、栅极驱动芯片、MOSFET、采样电阻、母线电容的物理位置决定了地电流的流向。布局不合理地线怎么布都是亡羊补牢。我做三相驱动板时的布局顺序是这样的先固定功率器件位置母线电容紧挨着三相全桥的漏极/源极排列MOSFET按照三相桥臂的拓扑紧凑摆放低侧MOSFET的源极紧挨着采样电阻采样电阻的另一个引脚直接面对PGND覆铜区域。功率部分确定后再把栅极驱动芯片放在MOSFET旁边驱动芯片的功率地引脚和低侧MOSFET源极尽可能靠近。最后把MCU、运放等信号电路放在板子的另一侧中间用明确的物理分界线隔开。这个分界线最好是板子上一块没有铜皮的隔离带或者是一条贯通的逻辑地走线让功率回流和模拟回流在物理上天然分开。信号地AGND区域不要铺满整层只在小范围内铺一小块“模拟地岛”岛上只放采样电阻、运放、RC滤波器件。如果AGND铺得太大反而容易变成接收天线把功率区的噪声耦合进来。3.2 功率地布线宽、短、整块PGND是所有地线里优先级最高的它直接关系到MOSFET是否安全、电机能否稳定工作。对功率地我有几条硬性要求第一能用铺铜就不用走线。1盎司铜箔、1mm宽走线的直流电阻大约每厘米0.5mΩ30A电流流过就会产生15mV压降虽然对功率回路本身不算大但配合寄生电感产生的尖峰很致命。所以功率地一定是大面积铺铜让电流向四面八方扩散等效阻抗越低越好。如果电流超过铺铜承受能力可以在铜皮上开窗加锡或者在关键通路上并联几根宽走线。第二功率回路要“走原路返回”。母线电容正极到上管漏极、上管源极到下管漏极、下管源极到采样电阻、采样电阻到母线电容负极这条回路上的每一个节点都要尽量短。我经常把母线电容放在桥臂中心的正上方或正下方让功率电流在垂直方向形成最短回流而不是绕着板子走一圈。第三过孔要足够多。双层板如果必须换层走功率地不要只打一两个过孔。一个0.3mm过孔的镀铜过孔内壁截面积很有限等效电阻几个毫欧还在其次寄生电感才是关键。我会在功率地过孔区域打上5到10个并联过孔且排列紧凑让电流均匀分流。如果条件允许用四层板中间一整层做PGND效果会显著好于双层板。下面是我常用的一块30A驱动板的功率地粗略估算参数数值说明工作电压24V低压BLDC常见额定电流30A三相电流RMS峰值电流50A启动/堵转瞬间PGND铺铜宽度整层/15mm以上1盎司铜箔过孔数量单点不少于8个0.3mm并联铜箔温升控制在40℃以内1盎司铜箔载流约10A/3mm经验值3.3 采样电阻与AGND的“开尔文连接”电流采样是BLDC驱动中AGND设计最难的部分。采样电阻两端的电压信号只有几十毫伏任何一点点地电位扰动都会被运放放大。正确做法是使用开尔文Kelvin连接也就是四线制接法。开尔文连接的核心思想是采样电阻两端各有四个焊盘两个大的焊盘走功率电流两个小的感测焊盘专门用来采集电压。感测走线从采样电阻的焊盘内侧或专门的感测引脚引出直接走一对紧密的差分线到运放输入端中途不要连接任何其他网络的铜皮或过孔避免功率电流流经感测路径。我在实际项目中踩过一个典型的坑感测走线走了一段之后为了“顺便”给旁边的比较器供电在感测线上打了一个过孔结果过孔刚好落在功率回流路径附近高频噪声直接从过孔耦合进感测网络电流波形在换相时刻出现明显的毛刺。后来把感测走线彻底独立只允许它从采样电阻到运放输入端点对点走问题立刻消失。采样电阻的AGND端和PGND端的连接也要讲究。低侧采样电阻的一端接MOSFET源极另一端接PGND。运放的参考地应该接在采样电阻的PGND端也就是“输出端”那一侧而不是MOSFET源极那一侧。这样可以保证运放的参考地与采样电阻的电压参考在同一个物理点附近避免把功率电流在源极引脚上的压降引入放大回路。3.4 栅极驱动和自举电容的地回路处理栅极驱动芯片是BLDC板上的“中间人”一头连着MCU的PWM逻辑另一头直接驱动MOSFET的栅极。不少驱动芯片同时有逻辑地和功率地引脚两者在芯片内部有隔离但PCB上需要正确接线。栅极驱动芯片的逻辑地引脚应该接GND功率地引脚应该接PGND并且要靠近它所驱动的MOSFET源极。很多人图省事把驱动芯片的功率地直接接到芯片下方的PGND铺铜上这没问题但要注意驱动芯片的功率地和MOSFET源极不要隔得太远。栅极驱动回路驱动芯片→栅极电阻→MOSFET栅极→MOSFET源极→驱动芯片功率地是一个高频振荡回路面积越小越好。如果这个回路面积大栅极波形会出现振铃严重时会造成MOSFET误导通引发上下桥臂直通。自举电容的接地更加隐蔽。自举电容一端接驱动芯片的VB引脚另一端接VS引脚即半桥中点。有些设计把自举电容的回路拉到很远的地方走线长而窄导致自举充电不足高侧MOSFET在高压侧维持不住开通状态电机转速一高就出现异常。正确做法是自举电容紧贴驱动芯片放置电容负端VS引脚侧到低侧MOSFET源极、再到采样电阻PGND的回路要尽可能短粗。这一条回路的寄生阻抗直接决定高侧驱动的稳定性。4. 一个完整的30A BLDC驱动板接地布局实例4.1 板级规划和地平面分割方式我以一块实际做过的60mm×60mm、24V/30A的双层BLDC驱动板为例把完整的AGND/PGND/GND布局思路走一遍你可以把它当模板参考再根据自己板子的尺寸和需求调整。顶层布局板子左侧放电源输入端子和母线电容。母线电容用两三个电解电容并联加上一组陶瓷电容并联陶瓷电容是为了滤除高频开关纹波位置要尽量靠近MOSFET的漏极和源极否则高频电流会绕远路。板子中间是三相逆变桥的6颗MOSFET按A/B/C三相桥臂排列每一相上下管垂直排列或U型排列。低侧MOSFET源极下方放采样电阻采样电阻紧挨着PGND铜皮。板子右侧是MCU、运放、驱动芯片逻辑侧、接口端子。底层规划底层主要作为PGND大面积铺铜。整块底层从左到右基本都是功率地但在右侧MCU对应区域把PGND铜皮收窄留出GND和AGND的独立走线区域。如果你做四层板中间第二层可以做完整PGND地平面第三层走信号顶层放器件和局部走线效果会好很多。地分割示意板子上大致可以分为三个地铜皮区域PGND区域功率侧大面积铺铜、AGND区域采样电阻附近的模拟地岛屿、GND区域MCU和逻辑器件周围的一小片地铜。三者物理上互不相连只在指定汇合点通过铜皮直接连接。4.2 三相桥臂与采样电阻的精细布局每一相桥臂的布局是这样的上管MOSFET的漏极接母线正极源极通过一小段粗铜皮接到下管漏极下管源极接到采样电阻的一个大焊盘采样电阻另一端大焊盘直接连PGND。三个采样电阻的另一端全部并入PGND铺铜区域。这里有一个细节低侧MOSFET源极和采样电阻之间不要有太长的走线。这段走线同时流过相电流和采样信号相关的功率电流电感参数直接影响采样波形质量。我会把这段铜皮控制在3mm以内宽度大于2mm并且不要在小间距走线附近穿过其他信号线。采样电阻的感测走线从电阻两端的专用感测焊盘引出两条线并行走线间距0.2mm左右差分对形式直到运放输入端。运放供电引脚旁边放0.1μF陶瓷电容电容地脚接AGND而不是PGND。运放的AGND参考点只在采样电阻PGND端单点汇合其余地方AGND和PGND不能有任何连接。4.3 汇合点选择与过孔处理在我的板子里AGND和PGND的汇合点放在采样电阻的PGND端大焊盘上。具体做法是AGND铜皮从运放区域延伸过来只通过这一处与PGND连接连接宽度控制在1mm到2mm之间相当于一个“桥”。这个桥的作用是强制模拟地和功率地之间的电流只能从这一小段流过。PWM开关时功率地的高频噪声在这一桥口处就会被隔离不会顺势蔓延到AGND区域。GND和PGND的汇合点放在电源输入端子附近。MCU逻辑地、编码器接口地等GND信号单独走线到电源输入端子的地端和PGND在端子处会合。这样MCU侧的回流路径不会经过功率区域数字噪声不会直接送到采样区域。如果需要在双层板上让GND或AGND跨到其他层过孔处理同样要谨慎。AGND的过孔只能打在AGND铜皮范围内绝对不允许打到PGND铺铜区域——否则等于在AGND和PGND之间又开了一条“小路”破坏了单点连接策略。检查这个问题的技巧是在PCB软件里打开飞线显示筛选AGND网络看它的过孔是否全部落在AGND区域内。5. 调试板上常见的接地故障与排查方法5.1 典型故障现象和原因对照做了这么多块驱动板接地问题导致的故障现象基本是有规律可循的。我把常见的几类整理成一个速查表方便你在调试时快速定位故障现象常见原因排查方向电流采样波形换相时毛刺严重采样感测走线经过功率区/过孔耦合噪声检查采样差分走线是否独立AGND是否多点连接PGND电机空载正常带载后电流波形抖动功率地过窄或过孔不足PGND局部压降大检查PGND过孔数量加宽功率地铜皮上管驱动波形振铃明显自举电容/栅极驱动回路面积过大缩短驱动芯片到MOSFET栅极-源极回路MOS管反复炸管无明显过流母线电容离桥臂太远开关尖峰超压检查母线电容位置减小功率回路面积板子运行时MCU频繁复位GND与PGND汇合点靠近功率区干扰串入逻辑将GND汇合点移到电源输入端附近采样偏置电压随母线电压漂移AGND参考点选错参考到了功率回流路径上确认运放AGND是否接到采样电阻PGND端5.2 我踩过的“多点接地”的坑分享一个印象比较深的项目。当时设计一款48V/15A的BLDC驱动器原理图检查了很多遍布局看起来也合理但打样回来一上电电流采样波形在低速换相时总是出现一个周期性尖峰。用示波器测运放输出的波形尖峰宽度大约1微秒恰好和PWM开关同步。排查步骤是这样的先在MCU侧把PWM输出断开手动给高侧一个固定占空比让电机不转但功率回路正常工作尖峰立刻消失——说明干扰来自可靠的PWM开关动作。然后用示波器探头分别测采样电阻PGND端到AGND区域的距离发现AGND和PGND之间存在超过0.1V的高频压降。最后检查PCB发现AGND在运放旁边有一个地孔而运放下方恰好就是PGND铺铜层的边缘两个地通过过孔之间形成了一个很窄的寄生电容耦合通道高频噪声直接跨过那个“桥”从过孔边缘窜入了AGND。把这个多余的过孔删除让AGND只保留采样电阻端的单点连接尖峰就消失了。这个坑给我的教训很实在检查“地是否单点连接”时不能只看原理图网络名是否一致还要看PCB上是否因为过孔、铺铜间距过近、底层AGND铜皮延伸过远等原因形成隐形的连接路径。有时候你以为只连了一个点实际在铜皮和过孔的缝隙里到处都是“暗渡陈仓”的通道。5.3 四层板与双层板的选择建议最后聊一下层数选择。对于额定电流10A以下的小型BLDC驱动双层板做足接地设计完全够用。但电流超过20A或者对EMI有明确要求比如产品要做认证我强烈建议直接上四层板。四层板推荐层叠顶层信号功率器件第二层完整PGND地平面第三层信号局部GND/AGND走线底层PGND和功率回路。中间地平面层的存在让每一个功率回路都有了最近的回流路径回路面积自然被压缩到最小这是双层板怎么努力都很难实现的优势。代价是成本增加和调试难度略高但相比EMI整改耗费的时间和流片费用四层板的投入非常划算。如果只能做双层板我的建议是功率回路全部集中在顶层底层整层做PGND铺铜AGND单独一小块、尽量避开功率区GND走线短粗三个地在孤立点汇合。这样虽然代价是顶层走线会比较拥挤但只要功率回路面积控制住大部分项目也能顺利通过EMC测试。6. 关于AGND、PGND、GND连接方式的几个高频疑问6.1 磁珠和0欧电阻到底能不能用不少人喜欢在AGND和PGND之间串一个磁珠或0欧电阻目的是“隔离噪声”。这个做法在某些场景下有效但用在电机驱动里要非常谨慎。磁珠本质是一个高频阻抗元件它确实能阻挡高频噪声电流在两个地之间流动但同时也阻挡了模拟信号的回流。如果采样电路的信号频率本身不高几十kHz以内磁珠还能凑合但如果你用到了高速运放或ADC采样频率很高磁珠就可能在AGND上引入额外阻抗导致参考电压偏移反而弄巧成拙。我的习惯是能用铜皮直连就直连用0欧电阻或磁珠只在采样带宽较低、且确实测得AGND噪声超标时才加。而且磁珠方向不要接反噪声源侧接PGND敏感电路侧接AGND否则磁珠会把功率侧的噪声反射到AGND上。如果你不确定先不加磁珠用0欧电阻直连测完噪声再决定是否替换成磁珠这个顺序一定不会错。6.2 三个地能不能“合三为一”有些驱动芯片内部把逻辑地和功率地已经封装在一起了这种情况下PCB上再强行分开意义不大。还有一类高度集成的驱动SoC内部已经做了隔离外部只需要一个地网络。对这种芯片PCB上就按推荐设计正常铺地不要画蛇添足。但只要你用的是“MCU 栅极驱动芯片 分立MOSFET 外部运放”这种经典方案三个地分的意义就非常大。具体分到什么程度取决于你的采样精度要求和EMC指标。做最简单的玩具电机驱动三个地合在一起也许也能工作做伺服驱动、机器人关节、车载电机控制器不分地几乎不可能通过测试。结论是根据应用场景决定但我的经验是“能分开就不要合能在单点汇合就不要多点相连”。6.3 软件滤波能不能救回硬件地线的锅经常有人问“我硬件上采样噪声大能不能在软件里多做几次平均”说实话软件滤波能解决一部分问题但解决不了根本问题。PWM开关瞬间的尖峰噪声如果太大会直接超过运放输入共模范围进入非线性区输出被饱和你再怎么做数字滤波也是白搭。另外地电位波动导致的偏置误差是缓慢变化的软件平均算法对周期性干扰有效对随机地噪声几乎无效。所以把接地做好永远比事后软件滤波更可靠、更高效。我个人在实际项目中的体会是AGND、PGND、GND的布线本质上就是在和“地不是等电位的”这个物理现实作斗争。你不需要追求教科书式的完美接地但一定要理解每一条地的电流从哪里来、回到哪里去、会在哪段铜皮上产生压降。只要把这三个问题想清楚你的驱动板基本就成功了一大半。最后再分享一个小技巧板子打样回来后不要急着上电先拿万用表蜂鸣档测一下AGND、PGND、GND三个网络之间是否短路再从电源端缓慢加电压用热成像看功率区温度分布。这两步做完没异常再带电调试能帮你避开绝大多数把新板子焊废的风险。 
长河君 · 2026/9/28 15:43:27 · 阅读 1.2k 三相无刷电机驱动中AGND、PGND、GND接地设计实战指南
做三相无刷电机驱动说难也难说简单也简单。凡是自己画过驱动板、打过样、上过示波器的硬件工程师基本都在接地这个问题上交过学费。你兴冲冲把板子焊好烧录程序电机一转电流波形毛刺满天飞或者MOSFET在某个瞬间突然炸掉查来查去问题往往不是原理图错而是PCB上AGND、PGND、GND这三个地没有处理好。它们名字长得像三胞胎实际职责完全不同。PWM开关频率几十kHz起功率回路里的di/dt、dv/dt都很大地线上稍微有点阻抗就会变成实实在在的噪声电压直接干扰你的电流采样、栅极驱动和逻辑控制。这篇文章专门讲三相无刷电机驱动里的地平面设计。AGND模拟地、PGND功率地、GND数字地/逻辑地到底该怎么划分、怎么连接、在哪里单点汇合、哪些地方可以共地我用自己做驱动板的实际经验把这块掰开揉碎讲清楚。适合正在画BLDC驱动板、做伺服驱动、搞机器人关节模组或者电源类产品的硬件工程师参考尤其是那些第一次做电机驱动、对“星形接地”“单点接地”的理解还停留在教科书阶段的同学这篇文章能帮你少走很多弯路。1. 先把三类地的职责边界划清楚1.1 AGND、PGND、GND分别负责什么在BLDC驱动板中AGND、PGND和GND分别对应不同性质的电流回路它们的干扰特性、电流幅度、频率成分完全不同不能混为一谈。PGNDPower Ground功率地是最粗、最“脏”的地。它承载的是三相逆变桥的大电流回路母线电容的充放电电流、MOSFET开关时产生的脉冲电流、电机绕组的相电流。以一块24V/30A的驱动板为例峰值电流可能到50A甚至更高这个电流每一拍都在MOSFET导通关断之间切换di/dt可以达到几百安培每微秒。PGND上的任何寄生电感都会按UL×di/dt产生电压尖峰。PGND只服务于功率回路原则是“能短则短能宽则宽能整块铜皮就整块铜皮”。AGNDAnalog Ground模拟地负责的是小信号模拟电路的回流主要是电流采样运放、比较器、霍尔电流传感器的信号地。电机驱动里的电流采样信号典型幅度只有几十毫伏到一两百毫伏需要被放大几十倍甚至上百倍这种小信号对地电位差极其敏感。如果采样运放的参考地和功率地共用一段铜皮功率电流在铜皮上产生的几十毫伏压降会被当成真实的采样信号放大出来的电流波形自然没法看。AGND是“最干净的地”要远离大电流回流路径。GNDDigital/Logic Ground逻辑地是MCU、栅极驱动芯片逻辑侧、SPI通信、编码器接口等数字电路的地。数字信号本身有噪声容限不像模拟信号那么敏感但数字电路工作时的开关噪声尤其是MCU主频几十MHz、IO翻转产生的高频谐波也不小如果和模拟地混在一起会成为采样端的干扰源。GND介于两者之间它不承载大电流但自身是个高频噪声源所以不能污染AGND也不能承担功率回流。这三者的关系我用一个不太严谨但很好理解的类比PGND是“下水道”负责冲走大股脏水GND是“生活污水管”负责各家各户的普通排水AGND是“饮用水管”里面只能走干净的信号回流。要是把饮用水管和下水道接在一起水就没法喝了。1.2 为什么不能把所有地直接铺成一整块很多人会在原理图里把所有GND网络画成同一个符号PCB上直接铺一整块地认为“地就是地连起来就完事了”。在低速数字电路里这种做法问题不大。但在三相无刷驱动里混地几乎注定出问题。关键在于“地不是等电位的”。铜箔有电阻率走线或铺铜都有寄生电感。当50A的脉冲电流流过一段阻抗为1mΩ的铜皮时两端就会产生50mV的压降。这段压降叠加在被采样的模拟信号上就成了共模干扰。更致命的是功率回路的电流路径会因为铺铜形状、过孔位置而改变你根本无法精确预知“地电压”在哪个点是多少结果就是运放输出的信号里既有真实电流又有地电位波动两者混在一起连软件滤波都很难完全搞定。所以接地设计的本质不是把所有的地焊盘都物理连上而是为每一类电流规划一条独立、干净、可控的回流路径再把它们在一个精心选择的位置汇合。理解了这一点后面的布线技巧才真正有灵魂。2. 接线策略背后的核心逻辑电流路径规划2.1 地回路面积是噪声的源头地线设计中最容易被忽略的指标是“回路面积”。任何电流都必须形成一个闭合回路电流从电源正端流出经过负载最终回到电源负端。这个闭合回路的面积越大环路天线效应越强对外辐射和接收干扰的能力也越强。对驱动器来说高频PWM电流的回路面积直接决定了EMI表现。我见过一块驱动板MOSFET源极到采样电阻再到母线电容负端的路径绕了大半个板子铜皮也不窄但环路面积大得惊人。实测辐射干扰在100MHz附近有多个尖峰整机做传导测试时怎么都压不下来。后来把母线电容移到MOSFET附近把采样电阻、MOSFET、母线电容负端之间的距离压缩到最小辐射立刻降了差不多10dB。这说明地线布得再宽只要回路面积大高频噪声一样藏不住。2.2 从“星形接地”到“单点汇合”BLDC驱动的正确姿势教科书上经常讲“星形接地”各路地线像星星一样从一点引出互不干扰。在纯模拟电路里这很正确但在电机驱动里不能机械照搬。因为PGND必须承载大电流如果强行把PGND做成一棵“星星”的枝干细长的功率地铜皮会成为巨大的寄生电感开关瞬间产生很高的尖峰电压反而弄巧成拙。BLDC驱动的正确接地思路是每个功能模块内部先独立处理最后在低噪声、低电流的位置单点汇合。PGND自身要尽量做成大面积铺铜或者短粗的走线保证功率回流畅通AGND在采样电路周围单独铺一小块地避免被功率电流污染GND在MCU周围独立走线。三者最终在某个“安静点”汇合——通常选在采样电阻的PGND端附近或者母线电容的负端附近具体选择后面展开。2.3 单点连接的位置为什么这么关键单点连接的位置本质上决定了不同类型电流在哪些铜皮上有交集。如果AGND和PGND在多个点连接功率回流就有机会“抄近路”穿过模拟地铜皮在AGND上产生压降如果GND和PGND多处相连同样会在地平面上形成环路引入高频噪声。所以AGND和PGND的连接点只能有一个GND和PGND的连接点也只能有一个。连接位置的选择原则是让两个地之间的电位差尽量小、电流尽量小、噪声尽量低。常见的做法是把AGND的汇合点放在采样电阻的PGND端——因为采样电阻就是功率电流和模拟电路的天然分界点在这里汇合功率电流已经经过了采样电阻本体不会在AGND铜皮上产生明显压降GND的汇合点则可以放在母线电容负端或者电源输入地附近与PGND一起形成整个系统的“总地参考点”。3. BLDC驱动板接地布线的具体操作手法3.1 布局分区是接地的基础接地布线不是从铺铜开始的而是从布局开始的。MCU、栅极驱动芯片、MOSFET、采样电阻、母线电容的物理位置决定了地电流的流向。布局不合理地线怎么布都是亡羊补牢。我做三相驱动板时的布局顺序是这样的先固定功率器件位置母线电容紧挨着三相全桥的漏极/源极排列MOSFET按照三相桥臂的拓扑紧凑摆放低侧MOSFET的源极紧挨着采样电阻采样电阻的另一个引脚直接面对PGND覆铜区域。功率部分确定后再把栅极驱动芯片放在MOSFET旁边驱动芯片的功率地引脚和低侧MOSFET源极尽可能靠近。最后把MCU、运放等信号电路放在板子的另一侧中间用明确的物理分界线隔开。这个分界线最好是板子上一块没有铜皮的隔离带或者是一条贯通的逻辑地走线让功率回流和模拟回流在物理上天然分开。信号地AGND区域不要铺满整层只在小范围内铺一小块“模拟地岛”岛上只放采样电阻、运放、RC滤波器件。如果AGND铺得太大反而容易变成接收天线把功率区的噪声耦合进来。3.2 功率地布线宽、短、整块PGND是所有地线里优先级最高的它直接关系到MOSFET是否安全、电机能否稳定工作。对功率地我有几条硬性要求第一能用铺铜就不用走线。1盎司铜箔、1mm宽走线的直流电阻大约每厘米0.5mΩ30A电流流过就会产生15mV压降虽然对功率回路本身不算大但配合寄生电感产生的尖峰很致命。所以功率地一定是大面积铺铜让电流向四面八方扩散等效阻抗越低越好。如果电流超过铺铜承受能力可以在铜皮上开窗加锡或者在关键通路上并联几根宽走线。第二功率回路要“走原路返回”。母线电容正极到上管漏极、上管源极到下管漏极、下管源极到采样电阻、采样电阻到母线电容负极这条回路上的每一个节点都要尽量短。我经常把母线电容放在桥臂中心的正上方或正下方让功率电流在垂直方向形成最短回流而不是绕着板子走一圈。第三过孔要足够多。双层板如果必须换层走功率地不要只打一两个过孔。一个0.3mm过孔的镀铜过孔内壁截面积很有限等效电阻几个毫欧还在其次寄生电感才是关键。我会在功率地过孔区域打上5到10个并联过孔且排列紧凑让电流均匀分流。如果条件允许用四层板中间一整层做PGND效果会显著好于双层板。下面是我常用的一块30A驱动板的功率地粗略估算参数数值说明工作电压24V低压BLDC常见额定电流30A三相电流RMS峰值电流50A启动/堵转瞬间PGND铺铜宽度整层/15mm以上1盎司铜箔过孔数量单点不少于8个0.3mm并联铜箔温升控制在40℃以内1盎司铜箔载流约10A/3mm经验值3.3 采样电阻与AGND的“开尔文连接”电流采样是BLDC驱动中AGND设计最难的部分。采样电阻两端的电压信号只有几十毫伏任何一点点地电位扰动都会被运放放大。正确做法是使用开尔文Kelvin连接也就是四线制接法。开尔文连接的核心思想是采样电阻两端各有四个焊盘两个大的焊盘走功率电流两个小的感测焊盘专门用来采集电压。感测走线从采样电阻的焊盘内侧或专门的感测引脚引出直接走一对紧密的差分线到运放输入端中途不要连接任何其他网络的铜皮或过孔避免功率电流流经感测路径。我在实际项目中踩过一个典型的坑感测走线走了一段之后为了“顺便”给旁边的比较器供电在感测线上打了一个过孔结果过孔刚好落在功率回流路径附近高频噪声直接从过孔耦合进感测网络电流波形在换相时刻出现明显的毛刺。后来把感测走线彻底独立只允许它从采样电阻到运放输入端点对点走问题立刻消失。采样电阻的AGND端和PGND端的连接也要讲究。低侧采样电阻的一端接MOSFET源极另一端接PGND。运放的参考地应该接在采样电阻的PGND端也就是“输出端”那一侧而不是MOSFET源极那一侧。这样可以保证运放的参考地与采样电阻的电压参考在同一个物理点附近避免把功率电流在源极引脚上的压降引入放大回路。3.4 栅极驱动和自举电容的地回路处理栅极驱动芯片是BLDC板上的“中间人”一头连着MCU的PWM逻辑另一头直接驱动MOSFET的栅极。不少驱动芯片同时有逻辑地和功率地引脚两者在芯片内部有隔离但PCB上需要正确接线。栅极驱动芯片的逻辑地引脚应该接GND功率地引脚应该接PGND并且要靠近它所驱动的MOSFET源极。很多人图省事把驱动芯片的功率地直接接到芯片下方的PGND铺铜上这没问题但要注意驱动芯片的功率地和MOSFET源极不要隔得太远。栅极驱动回路驱动芯片→栅极电阻→MOSFET栅极→MOSFET源极→驱动芯片功率地是一个高频振荡回路面积越小越好。如果这个回路面积大栅极波形会出现振铃严重时会造成MOSFET误导通引发上下桥臂直通。自举电容的接地更加隐蔽。自举电容一端接驱动芯片的VB引脚另一端接VS引脚即半桥中点。有些设计把自举电容的回路拉到很远的地方走线长而窄导致自举充电不足高侧MOSFET在高压侧维持不住开通状态电机转速一高就出现异常。正确做法是自举电容紧贴驱动芯片放置电容负端VS引脚侧到低侧MOSFET源极、再到采样电阻PGND的回路要尽可能短粗。这一条回路的寄生阻抗直接决定高侧驱动的稳定性。4. 一个完整的30A BLDC驱动板接地布局实例4.1 板级规划和地平面分割方式我以一块实际做过的60mm×60mm、24V/30A的双层BLDC驱动板为例把完整的AGND/PGND/GND布局思路走一遍你可以把它当模板参考再根据自己板子的尺寸和需求调整。顶层布局板子左侧放电源输入端子和母线电容。母线电容用两三个电解电容并联加上一组陶瓷电容并联陶瓷电容是为了滤除高频开关纹波位置要尽量靠近MOSFET的漏极和源极否则高频电流会绕远路。板子中间是三相逆变桥的6颗MOSFET按A/B/C三相桥臂排列每一相上下管垂直排列或U型排列。低侧MOSFET源极下方放采样电阻采样电阻紧挨着PGND铜皮。板子右侧是MCU、运放、驱动芯片逻辑侧、接口端子。底层规划底层主要作为PGND大面积铺铜。整块底层从左到右基本都是功率地但在右侧MCU对应区域把PGND铜皮收窄留出GND和AGND的独立走线区域。如果你做四层板中间第二层可以做完整PGND地平面第三层走信号顶层放器件和局部走线效果会好很多。地分割示意板子上大致可以分为三个地铜皮区域PGND区域功率侧大面积铺铜、AGND区域采样电阻附近的模拟地岛屿、GND区域MCU和逻辑器件周围的一小片地铜。三者物理上互不相连只在指定汇合点通过铜皮直接连接。4.2 三相桥臂与采样电阻的精细布局每一相桥臂的布局是这样的上管MOSFET的漏极接母线正极源极通过一小段粗铜皮接到下管漏极下管源极接到采样电阻的一个大焊盘采样电阻另一端大焊盘直接连PGND。三个采样电阻的另一端全部并入PGND铺铜区域。这里有一个细节低侧MOSFET源极和采样电阻之间不要有太长的走线。这段走线同时流过相电流和采样信号相关的功率电流电感参数直接影响采样波形质量。我会把这段铜皮控制在3mm以内宽度大于2mm并且不要在小间距走线附近穿过其他信号线。采样电阻的感测走线从电阻两端的专用感测焊盘引出两条线并行走线间距0.2mm左右差分对形式直到运放输入端。运放供电引脚旁边放0.1μF陶瓷电容电容地脚接AGND而不是PGND。运放的AGND参考点只在采样电阻PGND端单点汇合其余地方AGND和PGND不能有任何连接。4.3 汇合点选择与过孔处理在我的板子里AGND和PGND的汇合点放在采样电阻的PGND端大焊盘上。具体做法是AGND铜皮从运放区域延伸过来只通过这一处与PGND连接连接宽度控制在1mm到2mm之间相当于一个“桥”。这个桥的作用是强制模拟地和功率地之间的电流只能从这一小段流过。PWM开关时功率地的高频噪声在这一桥口处就会被隔离不会顺势蔓延到AGND区域。GND和PGND的汇合点放在电源输入端子附近。MCU逻辑地、编码器接口地等GND信号单独走线到电源输入端子的地端和PGND在端子处会合。这样MCU侧的回流路径不会经过功率区域数字噪声不会直接送到采样区域。如果需要在双层板上让GND或AGND跨到其他层过孔处理同样要谨慎。AGND的过孔只能打在AGND铜皮范围内绝对不允许打到PGND铺铜区域——否则等于在AGND和PGND之间又开了一条“小路”破坏了单点连接策略。检查这个问题的技巧是在PCB软件里打开飞线显示筛选AGND网络看它的过孔是否全部落在AGND区域内。5. 调试板上常见的接地故障与排查方法5.1 典型故障现象和原因对照做了这么多块驱动板接地问题导致的故障现象基本是有规律可循的。我把常见的几类整理成一个速查表方便你在调试时快速定位故障现象常见原因排查方向电流采样波形换相时毛刺严重采样感测走线经过功率区/过孔耦合噪声检查采样差分走线是否独立AGND是否多点连接PGND电机空载正常带载后电流波形抖动功率地过窄或过孔不足PGND局部压降大检查PGND过孔数量加宽功率地铜皮上管驱动波形振铃明显自举电容/栅极驱动回路面积过大缩短驱动芯片到MOSFET栅极-源极回路MOS管反复炸管无明显过流母线电容离桥臂太远开关尖峰超压检查母线电容位置减小功率回路面积板子运行时MCU频繁复位GND与PGND汇合点靠近功率区干扰串入逻辑将GND汇合点移到电源输入端附近采样偏置电压随母线电压漂移AGND参考点选错参考到了功率回流路径上确认运放AGND是否接到采样电阻PGND端5.2 我踩过的“多点接地”的坑分享一个印象比较深的项目。当时设计一款48V/15A的BLDC驱动器原理图检查了很多遍布局看起来也合理但打样回来一上电电流采样波形在低速换相时总是出现一个周期性尖峰。用示波器测运放输出的波形尖峰宽度大约1微秒恰好和PWM开关同步。排查步骤是这样的先在MCU侧把PWM输出断开手动给高侧一个固定占空比让电机不转但功率回路正常工作尖峰立刻消失——说明干扰来自可靠的PWM开关动作。然后用示波器探头分别测采样电阻PGND端到AGND区域的距离发现AGND和PGND之间存在超过0.1V的高频压降。最后检查PCB发现AGND在运放旁边有一个地孔而运放下方恰好就是PGND铺铜层的边缘两个地通过过孔之间形成了一个很窄的寄生电容耦合通道高频噪声直接跨过那个“桥”从过孔边缘窜入了AGND。把这个多余的过孔删除让AGND只保留采样电阻端的单点连接尖峰就消失了。这个坑给我的教训很实在检查“地是否单点连接”时不能只看原理图网络名是否一致还要看PCB上是否因为过孔、铺铜间距过近、底层AGND铜皮延伸过远等原因形成隐形的连接路径。有时候你以为只连了一个点实际在铜皮和过孔的缝隙里到处都是“暗渡陈仓”的通道。5.3 四层板与双层板的选择建议最后聊一下层数选择。对于额定电流10A以下的小型BLDC驱动双层板做足接地设计完全够用。但电流超过20A或者对EMI有明确要求比如产品要做认证我强烈建议直接上四层板。四层板推荐层叠顶层信号功率器件第二层完整PGND地平面第三层信号局部GND/AGND走线底层PGND和功率回路。中间地平面层的存在让每一个功率回路都有了最近的回流路径回路面积自然被压缩到最小这是双层板怎么努力都很难实现的优势。代价是成本增加和调试难度略高但相比EMI整改耗费的时间和流片费用四层板的投入非常划算。如果只能做双层板我的建议是功率回路全部集中在顶层底层整层做PGND铺铜AGND单独一小块、尽量避开功率区GND走线短粗三个地在孤立点汇合。这样虽然代价是顶层走线会比较拥挤但只要功率回路面积控制住大部分项目也能顺利通过EMC测试。6. 关于AGND、PGND、GND连接方式的几个高频疑问6.1 磁珠和0欧电阻到底能不能用不少人喜欢在AGND和PGND之间串一个磁珠或0欧电阻目的是“隔离噪声”。这个做法在某些场景下有效但用在电机驱动里要非常谨慎。磁珠本质是一个高频阻抗元件它确实能阻挡高频噪声电流在两个地之间流动但同时也阻挡了模拟信号的回流。如果采样电路的信号频率本身不高几十kHz以内磁珠还能凑合但如果你用到了高速运放或ADC采样频率很高磁珠就可能在AGND上引入额外阻抗导致参考电压偏移反而弄巧成拙。我的习惯是能用铜皮直连就直连用0欧电阻或磁珠只在采样带宽较低、且确实测得AGND噪声超标时才加。而且磁珠方向不要接反噪声源侧接PGND敏感电路侧接AGND否则磁珠会把功率侧的噪声反射到AGND上。如果你不确定先不加磁珠用0欧电阻直连测完噪声再决定是否替换成磁珠这个顺序一定不会错。6.2 三个地能不能“合三为一”有些驱动芯片内部把逻辑地和功率地已经封装在一起了这种情况下PCB上再强行分开意义不大。还有一类高度集成的驱动SoC内部已经做了隔离外部只需要一个地网络。对这种芯片PCB上就按推荐设计正常铺地不要画蛇添足。但只要你用的是“MCU 栅极驱动芯片 分立MOSFET 外部运放”这种经典方案三个地分的意义就非常大。具体分到什么程度取决于你的采样精度要求和EMC指标。做最简单的玩具电机驱动三个地合在一起也许也能工作做伺服驱动、机器人关节、车载电机控制器不分地几乎不可能通过测试。结论是根据应用场景决定但我的经验是“能分开就不要合能在单点汇合就不要多点相连”。6.3 软件滤波能不能救回硬件地线的锅经常有人问“我硬件上采样噪声大能不能在软件里多做几次平均”说实话软件滤波能解决一部分问题但解决不了根本问题。PWM开关瞬间的尖峰噪声如果太大会直接超过运放输入共模范围进入非线性区输出被饱和你再怎么做数字滤波也是白搭。另外地电位波动导致的偏置误差是缓慢变化的软件平均算法对周期性干扰有效对随机地噪声几乎无效。所以把接地做好永远比事后软件滤波更可靠、更高效。我个人在实际项目中的体会是AGND、PGND、GND的布线本质上就是在和“地不是等电位的”这个物理现实作斗争。你不需要追求教科书式的完美接地但一定要理解每一条地的电流从哪里来、回到哪里去、会在哪段铜皮上产生压降。只要把这三个问题想清楚你的驱动板基本就成功了一大半。最后再分享一个小技巧板子打样回来后不要急着上电先拿万用表蜂鸣档测一下AGND、PGND、GND三个网络之间是否短路再从电源端缓慢加电压用热成像看功率区温度分布。这两步做完没异常再带电调试能帮你避开绝大多数把新板子焊废的风险。