HZO这个材料全称是Hf₀.₅Zr₀.₅O₂也就是铪锆氧在铁电存储器、高k栅介质、DRAM电容这些领域这几年的出现频率高得吓人。提到它很多人第一反应是“铁电”毕竟HZO在纳米级厚度下能稳定保持铁电极化这本身就是把HfO₂基材料推上Nature子刊级舞台的核心卖点。但今天这篇我想从另一个角度切入在铁电性之外HZO的介电常数特性同样值得深挖尤其是它如何在纳米尺度下实现远超传统HfO₂的介电响应以及这背后能给实际器件设计带来什么红利。这篇内容适合谁主要是做薄膜工艺、器件物理、存储器/电容方向的研究生和工程师也包括对高k材料感兴趣、想了解HZO除了“铁电”还有什么可玩的同行。我会从材料机理讲到ALD沉积和退火工艺再讲到介电常数测量和参数提取最后把我在实操里踩过的坑一并列出来。信息量不小建议收藏了慢慢看。1. 高介电常数的真正来源HZO为什么能打1.1 从“铁电”到“高k”HZO的双重身份HZO最广为人知的身份是铁电材料——Hf₀.₅Zr₀.₅O₂意味着Hf和Zr各占一半这个配比下的薄膜经过晶化退火后可以形成具有非中心对称结构的正交相Pca2₁从而表现出可翻转的自发极化。铁电性让它在FeFET铁电场效应晶体管、FeRAM铁电随机存储器里成为主角这点很多文章都讲过。但很多人忽略的是HZO同时还是介电材料。它在铁电相变附近会出现介电常数异常增大在反铁电-铁电相变边界附近甚至能观察到介电常数的大幅抬升。常规HfO₂的介电常数在20~25之间而HZO在合适的组分和应力条件下等效介电常数能做到40、60甚至更高再叠加铁电极化带来的负电容效应等效电容密度还能进一步被放大。这意味着同样面积下能存储更多电荷或者同样电容值下能把器件做得更小。对于DRAM电容、片上去耦电容、能量存储器件来说这太重要了。DRAM的存储电容需要足够大的电容量来保证读出信号的可靠性而随着制程微缩电容面积被压得越来越小只能通过提高介电常数和降低介质厚度来补。HZO的出现等于在传统的ZrO₂/Al₂O₃/ZrO₂叠层方案之外提供了一个单层材料就能实现高k和低漏电的候选方案。1.2 介电常数机理极化机制拆解介电常数听起来就是一个数值但它背后其实是多种极化机制在电场下的综合响应。对HZO这类材料极化的贡献主要来自三块电子极化外电场作用下电子云相对原子核发生偏移这是所有介电材料都有的基础响应响应速度极快几乎不随频率变化。离子极化正负离子在电场下相对位移Hf-O、Zr-O键的离子性比较强所以这一项贡献会比纯共价键材料更明显。偶极子极化材料中存在固有偶极矩时外电场会让偶极子取向排列。铁电材料的自发极化就来源于此也是HZO相对普通高k材料最特别的地方。在铁电材料中还有一个有趣的现象当温度或者组分接近铁电-顺电相变点时极化对电场的响应最敏感介电常数会在相变点附近出现峰值这就是所谓的临界增强效应。而在HZO的组分体系中反铁电正交相和铁电正交相相邻Zr含量的增加会诱导反铁电相甚至菱方相的出现在某些电场范围内极化-电场曲线不再是线性关系而是展现出更复杂的相变行为这让介电常数不再是一个定值而是一个随电场幅度和频率变化的动态量。理解了这一层你再去看文献里那些“HZO介电常数高达50”“等效k值60”之类的表述就不会简单地认定是数据造假了。他们测的往往不是同一种状态有的是小信号下的介电响应有的是在已经极化到饱和之后测的斜率有的叠加了负电容效应。介电常数是状态相关的脱离了测试条件谈数值没有任何意义。1.3 为什么是50%Zr这个配比HfO₂和ZrO₂都是高k材料HfO₂本身k值约20~25ZrO₂的k值约25~35而且ZrO₂在高温下容易稳定在四方相这比HfO₂的单斜相介电常数高不少。当两者以1:1混合时形成HZO固溶体在纳米薄膜这个特殊尺度下能同时获得两个关键优势晶化温度相对低。纯HfO₂铁电相形成需要较高退火温度HZO在400°C到500°C就能实现充分的晶化这让它在后道工艺Backend of Line里有更强的集成优势——温度太高会把下面的逻辑电路或存储阵列弄坏而HZO能在较低热预算下完成任务。铁电正交相稳定窗口宽。Zr的加入降低了正交相的形成能让无定形薄膜在退火时更容易结晶成铁电相而不是热力学上更稳定的单斜相。Hf:Zr1:1是实验上反复验证的“甜点”配比铁电性能好、漏电适中、介电常数高。当然配比不是死的。做反铁电应用比如能量存储时Zr比例更高甚至纯ZrO₂反而更合适做铁电存储时Hf:Zr2:1到1:1的区间都是可以调的。这个在选择工艺路线时要想清楚你要到底要的是“铁电信号”还是“高介电常数”还是两者兼顾这个目标直接决定你的组分和退火方案。2. 介电常数之外HZO薄膜的相结构与应力之谜2.1 三个主相单斜、四方、正交还有菱方HZO薄膜在不同厚度、退火条件、电极限制下可能出现的晶相非常热闹单斜相m相块体HfO₂最稳定的相没有铁电性介电常数最低通常在20以下。纳米薄膜HZO里它是一大“敌人”一旦晶化时大量生成单斜相介电常数和铁电性都会明显缩水。四方相t相HfO₂/ZrO₂体系里介电常数可以冲到40~50的相。它没有铁电性但对于纯高k应用来说反而是优等生。ZrO₂稳定在四方相的能力比HfO₂强这也是为什么纯ZrO₂在DRAM电容里用得那么广。正交铁电相o相Pca2₁空间群HZO铁电性的根源。它的介电常数介于单斜和四方之间经典报道在30左右但要注意这是表述“线性介电响应”铁电畴翻转带来的额外极化会明显提高等效电容。菱方相r相这是在特定应变条件下可以获得的相和铁电极化也有关系在HfO₂基薄膜中近年来越来越受关注。一个关键认知就是HZO薄膜的相结构不是非黑即白的而是多相共存。你拿到一个退火样品XRD衍射峰可能同时出现单斜相和正交相的峰甚至还有少量四方相的影子。介电常数是这些相按体积分数加权后的宏观表现。所以文献里同一个组分的HZO介电常数测出来五花八门根本原因就在这里相组成不一样。2.2 应力谁在扶着正交相为什么HfO₂在块体里是单斜相到了纳米薄膜反而能稳定正交铁电相这背后有一个关键的物理量应力。在薄膜沉积过程中衬底和薄膜之间存在晶格失配加上热膨胀系数的差异薄膜内部会残留应力。顶电极和底电极的夹持效应又会进一步改变薄膜的受力状态。研究表明适当的压应力有助于稳定正交铁电相。具体来说底部电极选择很重要。TiN是最常用的底电极和顶电极材料TiN与HZO的晶格失配带来的应力可以有效促进铁电相形成。换成其他电极材料比如Pt铁电性能往往会差一些这与界面应力和热膨胀匹配都有关系。薄膜厚度也是应力场的调节旋钮。更薄的薄膜受到更强的夹持效应往往更容易形成铁电相但厚度太薄比如低于5nm漏电流会急剧上升铁电相也可能因为退极化场而不再稳定。常见的HZO工作厚度区间是7~10nm。退火升温和降温速率同样影响应力状态。快速热退火和慢速炉管退火得到的相组分有很大差异这点很多实验室第一次做HZO都会忽略。这些应力效应最终都会反映在介电常数上。一个应力状态好、铁电相占比高的HZO薄膜电容密度会明显高于同样厚度但以单斜相为主的样品。这也是为什么同样都是HZO不同实验室做出来的数据差异巨大。2.3 纳米厚度的特殊之处界面层与尺寸效应HZO另一个值得说道的地方是尺寸效应。8nm厚的HZO介电常数能到达一个很可观的数值但如果你把它减薄到4nm铁电相可能就开始瓦解因为退极化场会随着厚度下降而增强极化不再稳定维持。界面层在这里很关键。HZO沉积在TiN上TiN表面会自然氧化形成一层TiON或者TiO₂这层界面层的介电常数很低只有10~20左右但它和HZO是串联关系。串联电容的总电容计算方式是倒数相加所以界面层越厚整体电容密度越被拖后腿。我实测过同样8nm HZO在TiN底电极上退火后等效电容密度如果按总厚度计算k值大概只有25~30但如果用椭偏或者TEM把界面层厚度扣除掉HZO本体的k值其实是40以上。这个区别在做材料对比时真的太容易踩坑了。如果你看到某个文献里的HZO“k值只有20”别急着觉得它差先看看它有没有扣除界面层。3. 实操要点从ALD沉积到退火的完整流程3.1 设备与源选择HZO薄膜的主流制备方式是原子层沉积ALD原因很简单需要厚度精确可控、组分均匀、台阶覆盖性好。对于8nm左右厚度的薄膜ALD的逐层生长特性几乎是不可替代的。核心前驱体选择Hf源TDMAH四二甲氨基铪或者TEMAH。TDMAH挥发性和反应性都比较好是目前使用最广的。Zr源TDMAZ四二甲氨基锆或者TEMAZ。氧源H₂O或者O₃。O₃的反应活性更强能在较低温度下实现较完全的氧化反应但O₃对界面氧化更严重有时反而会加厚界面层。H₂O更温和界面更陡峭但在低温下可能会有碳残留。沉积温度窗口一般选在250°C~300°C。温度太低反应不完全杂质含量高后期退火容易析出缺陷温度太高前驱体可能发生气相分解反而降低薄膜质量。我自己常用的条件是280°CHf:Zr循环比1:1H₂O作为氧源沉积速率大约0.9Å/cycle。3.2 循环设计与组分控制ALD生长HZO本质上就是交替沉积HfO₂和ZrO₂的子循环。要形成Hf₀.₅Zr₀.₅O₂最简单的做法是HfO₂循环和ZrO₂循环各占一半交叉进行。例如一个超循环里包含1个HfO₂循环1个ZrO₂循环最终薄膜里的Hf:Zr比例就接近1:1。但实际生长时要注意不同前驱体在同一种表面基团上的反应概率不一样生长速率也会有差异所以实际薄膜组分并不是简单地等于循环比。要确认真实的Hf:Zr比例最好用RBS卢瑟福背散射或者XPS定量分析。如果发现Zr比理论值偏低或者偏高就要调节循环比来补偿。组分均匀性方面建议在每层循环之间加入充分的吹扫时间。我见过不少翻车案例都是因为吹扫不足导致前驱体残留薄膜里出现纳米尺度的富Hf或富Zr区域退火后铁电相比例大幅下降。在8寸晶圆上做这个问题尤其明显小片样品要好很多。3.3 电极与退火决定薄膜命运的两步底电极建议直接用电化学工作站或者PVD溅射一层TiN厚度20~30nm就够了。注意TiN表面要干净不要有太厚的氧化层。拿进ALD腔之前可以做一次短时间的反溅或者等离子体清洗但不要过度否则表面粗糙度会增加。退火是HZO工艺的灵魂。常用方式快速热退火RTA升温速率快典型条件为400°C~500°C10~60秒N₂气氛。优势是热预算低适合后道集成。炉管退火升温慢保温时间长典型条件为450°C1~5分钟。薄膜应力状态更均匀但热预算更高。我个人习惯先在450°C RTA 30秒做晶化退火然后根据电学表现微调。退火温度过低比如350°C薄膜以非晶为主介电常数不高也没有铁电温度过高超过600°C单斜相大量析出铁电性消失介电常数也会下降——这里存在一个最佳窗口。退火氛围也影响很大。N₂退火是最常规的。有些人会在退火时引入O₂目的是修复氧空位、降低漏电但过多氧又会让界面层增厚。如果你追求低漏电可以试试N₂少量O₂比如5%但要做系列对比实验来确定最优比例。3.4 参数速查表我把自己常用的工艺窗口汇总成一张表方便刚开始做的人参考。这组参数不一定是唯一解但能保证你第一轮实验不会翻车工艺参数推荐范围备注沉积温度250~300°C280°C为常用值Hf前驱体TDMAH需充分吹扫Zr前驱体TDMAZ需充分吹扫氧源H₂O或O₃H₂O界面更陡峭Hf:Zr循环比1:1最终组分需用RBS/XPS验证薄膜厚度7~10nm太薄漏电高太厚铁电减弱底电极TiN 20~30nm界面状态影响大顶电极TiN 20~50nm面积由掩膜板或光刻决定晶化退火N₂400~500°C10~60sRTA优先尝试后金属退火部分工艺需要修复顶电极界面损伤4. 介电常数测量与数据解读别被数字骗了4.1 电容测量和k值提取测量薄膜介电常数最标准的办法是制备平行板电容器底电极/HZO/顶电极然后测C-V或者直接测C-f。电容值和介电常数的关系是C ε₀ · εr · A / d其中ε₀是真空介电常数8.854×10⁻¹² F/mεr就是相对介电常数也就是我们常说的k值A是电容面积d是介质层厚度。实际操作中的第一个坑是面积怎么定顶电极如果是用掩膜板蒸发的实际面积要拿光学显微镜量准不是掩膜孔的面积因为蒸镀会有点扩展或者收缩如果是光刻定义的也要确认最终刻蚀后的尺寸。面积误差10%就会直接导致k值误差10%。第二个坑是厚度怎么取TEM截出来的物理厚度才是最准的但因为成本高很多人会用椭偏仪测测出来的“厚度”有时包含了界面层有时没有需要对模型有明确的认知。最坑的是有人直接把工艺设定的厚度拿来算k值这基本等于白算。4.2 小信号测量与极化测量介电常数不是用一个条件就能测准的。我建议至少用三种方式交叉验证小信号C-V用LCR表或阻抗分析仪测试频率一般选10kHz~1MHz交流幅度10~50mV。在零偏压附近测到的电容是“小信号介电响应”包含的是线性介电和部分可逆畴运动贡献。C-V曲线提取在DC偏压从负扫到正的过程中铁电电容会出现典型的蝴蝶形曲线两个极大值对应矫顽场附近从极大值处算k值通常偏高因为畴翻转贡献了额外电容。这就是为什么同一片样品你用不同偏压测出来的“k值”能差出一倍。铁电极化P-V测试用铁电测试仪比如Radiant或者aixACCT测极化-电场回线。从回线的斜率也能提取有效介电常数但这已经是包括铁电翻转在内的总响应。最后要提醒一点HZO在退火后往往有唤醒效应wake-up effect。第一圈极化测试时回线可能是不对称的循环几千圈后才趋于稳定。相应地介电常数也会随着电场循环次数发生变化。所以测介电常数之前先想一想这个器件经历了多少次电学操作初始态、唤醒后、疲劳后的介电常数差别是很大的。4.3 损耗和漏电高k背后的代价高介电常数从来不是免费的。HZO的宽带隙比SiO₂窄不少在同样等效氧化层厚度EOT下漏电流会比SiO₂高好几个数量级。漏电流过高时C-V测出来的电容值会包含很大误差尤其是在高频下有可能被器件的RC时间常数限制导致测出的电容偏低。所以每次测介电常数最好同时汇报在1kHz、10kHz、100kHz、1MHz四个频率下的电容值对应的损耗角正切tanδ在±1V或±2V偏压下的漏电流密度判断薄膜质量的一个经验标准8nm HZO金属电极面积1e4 μm²下±1V漏电如果能做到1e-7 A/cm²以下说明薄膜比较致密、缺陷可控。如果漏电到了1e-5 A/cm²以上那“高k”已经没有什么实用价值了因为存储电荷会很快漏掉。5. 常见问题与排查技巧我踩过的那些坑5.1 问题一测出来的介电常数为什么偏低这是被问得最多的问题。看了一圈通常逃不出这几个原因电容偏置在非最佳工作点。铁电电容的C-V曲线是蝴蝶形零偏压处可能正好在曲线低谷。建议测一组完整的C-V曲线取两个峰值或者取积累区的值来比较而不是只报零偏压下的读数。界面层过厚。底电极TiN自然氧化形成的界面层和HZO串联拉低了总电容。试着用TEM或者XPS确认界面层厚度再决定要不要优化底电极沉积和清洗工艺。退火不足或退火过度。非晶态HZO的k值通常不高退火过度生成大量单斜相k值同样会掉下来。做个退火温度梯度实验一般在400~500°C之间能找到峰值。5.2 问题二漏电流太大怎么压漏电流大的原因主要有两个方向薄膜自身缺陷多氧空位、碳残留、晶界都是漏电通道。解决思路提高沉积温度、用O₃替代H₂O、延长前驱体吹扫时间、退火时引入少量O₂。电极界面粗糙或损伤顶电极溅射时高能粒子轰击可能损伤薄膜表面导致局部击穿通道。解决思路改用蒸镀等软沉积方式或者做一层保护层也可以试试在溅射时降低功率、提高气压。如果要求比较高的击穿场强还要考虑电极面积效应面积越大越容易碰到一个弱点击穿所以做统计对比时要用相同面积的器件。5.3 问题三铁电性能时好时坏不稳定HZO的铁电性和介电性能高度依赖相组成而相组成又高度依赖工艺细节。遇到性能不稳定我建议按这个顺序排查确认Hf:Zr比值。XPS定量结果是否在0.5±0.05以内每次工艺之间是否存在漂移检查基片表面状态。TiN的粗糙度、表面碳氧污染是否批次一致对比退火升温过程。RTA的温度控制在±10°C以内了吗热偶的校准有没有过期看电极工艺。顶电极沉积后是否引入额外应力或者界面损伤这些问题看着细碎但每一环都会实打实地改变电学输出。材料研究的枯燥就在于你一个月可能把整个工艺全部排查了一遍最后发现是管式炉的温区不均匀导致部分片子实际温度低了20°C。5.4 问题四唤醒效应和印记效应铁电器件在循环过程中正负极化状态会出现不对称这就是印记效应imprint而初始状态铁电极化不明显随着电场循环才逐渐增强这就是唤醒效应wake-up。这两个效应不仅影响存储器窗口也会让介电常数的测量结果变得飘忽。缓解方案做唤醒处理先给器件加几千圈10kHz左右的双极性脉冲让畴结构稳定下来再测介电常数。减小氧空位氧空位是钉扎畴壁和造成印记的主要内因通过优化退火气氛、降低沉积缺陷来抑制。控制测试电场幅度适当减小测试电压可以减少对畴状态的干扰但太小又测不到信号。需要按实际情况斟酌。6. 应用场景与未来潜力HZO能做什么讲完硬核的工艺和测试回到应用层面。HZO的“介电常数优势铁电性”组合能辐射的方向其实非常广DRAM电容介质这是最高价值的市场。现有方案是ZAZZrO₂/Al₂O₃/ZrO₂叠层eOT已经压到0.5nm左右HZO如果能稳定做到更薄且漏电可控就有机会作为下一代介质选项。FeFET和负电容晶体管HZO作为栅介质嵌入晶体管利用铁电极化和负电容效应降低亚阈值摆幅这是低功耗逻辑器件研究的热点方向。嵌入式存储比如在28nm或更先进工艺节点上HZO FeRAM不需要额外掩膜就能和逻辑电路集成这对IoT芯片来说很有吸引力。能量存储电容反铁电HZO和富Zr的HfZrO体系储能密度表现不俗与介电常数增高有直接关系算是另一个增长点。做本领域的都知道HZO已经从一个实验室新材料变成了接近量产化的工程材料。但正因如此对它的介电性能、相结构、漏电机理这些基础问题的认识反而显得更重要了。因为只有把这些基本物理吃透了在真正放到产线上时才有足够的知识储备去应对那些奇怪的良率波动和电学漂移。最后分享一个个人习惯我做完每一批HZO样品都会把退火过程中用的所有参数记录在实验本上包括升温到目标温度的实测波形、降温时通N₂的流量。这些“不起眼”的信息后来帮我定位了好多批器件性能为什么会忽高忽低的问题。材料这东西很多时候不是原理看不懂而是细节埋雷。你手上的HZO片子如果数据不对不要怀疑是玄学回去翻工艺记录大概率能找到答案。 
长河君 · 2026/9/17 19:03:09 · 阅读 1.2k HZO高介电常数特性与ALD工艺要点解析
HZO这个材料全称是Hf₀.₅Zr₀.₅O₂也就是铪锆氧在铁电存储器、高k栅介质、DRAM电容这些领域这几年的出现频率高得吓人。提到它很多人第一反应是“铁电”毕竟HZO在纳米级厚度下能稳定保持铁电极化这本身就是把HfO₂基材料推上Nature子刊级舞台的核心卖点。但今天这篇我想从另一个角度切入在铁电性之外HZO的介电常数特性同样值得深挖尤其是它如何在纳米尺度下实现远超传统HfO₂的介电响应以及这背后能给实际器件设计带来什么红利。这篇内容适合谁主要是做薄膜工艺、器件物理、存储器/电容方向的研究生和工程师也包括对高k材料感兴趣、想了解HZO除了“铁电”还有什么可玩的同行。我会从材料机理讲到ALD沉积和退火工艺再讲到介电常数测量和参数提取最后把我在实操里踩过的坑一并列出来。信息量不小建议收藏了慢慢看。1. 高介电常数的真正来源HZO为什么能打1.1 从“铁电”到“高k”HZO的双重身份HZO最广为人知的身份是铁电材料——Hf₀.₅Zr₀.₅O₂意味着Hf和Zr各占一半这个配比下的薄膜经过晶化退火后可以形成具有非中心对称结构的正交相Pca2₁从而表现出可翻转的自发极化。铁电性让它在FeFET铁电场效应晶体管、FeRAM铁电随机存储器里成为主角这点很多文章都讲过。但很多人忽略的是HZO同时还是介电材料。它在铁电相变附近会出现介电常数异常增大在反铁电-铁电相变边界附近甚至能观察到介电常数的大幅抬升。常规HfO₂的介电常数在20~25之间而HZO在合适的组分和应力条件下等效介电常数能做到40、60甚至更高再叠加铁电极化带来的负电容效应等效电容密度还能进一步被放大。这意味着同样面积下能存储更多电荷或者同样电容值下能把器件做得更小。对于DRAM电容、片上去耦电容、能量存储器件来说这太重要了。DRAM的存储电容需要足够大的电容量来保证读出信号的可靠性而随着制程微缩电容面积被压得越来越小只能通过提高介电常数和降低介质厚度来补。HZO的出现等于在传统的ZrO₂/Al₂O₃/ZrO₂叠层方案之外提供了一个单层材料就能实现高k和低漏电的候选方案。1.2 介电常数机理极化机制拆解介电常数听起来就是一个数值但它背后其实是多种极化机制在电场下的综合响应。对HZO这类材料极化的贡献主要来自三块电子极化外电场作用下电子云相对原子核发生偏移这是所有介电材料都有的基础响应响应速度极快几乎不随频率变化。离子极化正负离子在电场下相对位移Hf-O、Zr-O键的离子性比较强所以这一项贡献会比纯共价键材料更明显。偶极子极化材料中存在固有偶极矩时外电场会让偶极子取向排列。铁电材料的自发极化就来源于此也是HZO相对普通高k材料最特别的地方。在铁电材料中还有一个有趣的现象当温度或者组分接近铁电-顺电相变点时极化对电场的响应最敏感介电常数会在相变点附近出现峰值这就是所谓的临界增强效应。而在HZO的组分体系中反铁电正交相和铁电正交相相邻Zr含量的增加会诱导反铁电相甚至菱方相的出现在某些电场范围内极化-电场曲线不再是线性关系而是展现出更复杂的相变行为这让介电常数不再是一个定值而是一个随电场幅度和频率变化的动态量。理解了这一层你再去看文献里那些“HZO介电常数高达50”“等效k值60”之类的表述就不会简单地认定是数据造假了。他们测的往往不是同一种状态有的是小信号下的介电响应有的是在已经极化到饱和之后测的斜率有的叠加了负电容效应。介电常数是状态相关的脱离了测试条件谈数值没有任何意义。1.3 为什么是50%Zr这个配比HfO₂和ZrO₂都是高k材料HfO₂本身k值约20~25ZrO₂的k值约25~35而且ZrO₂在高温下容易稳定在四方相这比HfO₂的单斜相介电常数高不少。当两者以1:1混合时形成HZO固溶体在纳米薄膜这个特殊尺度下能同时获得两个关键优势晶化温度相对低。纯HfO₂铁电相形成需要较高退火温度HZO在400°C到500°C就能实现充分的晶化这让它在后道工艺Backend of Line里有更强的集成优势——温度太高会把下面的逻辑电路或存储阵列弄坏而HZO能在较低热预算下完成任务。铁电正交相稳定窗口宽。Zr的加入降低了正交相的形成能让无定形薄膜在退火时更容易结晶成铁电相而不是热力学上更稳定的单斜相。Hf:Zr1:1是实验上反复验证的“甜点”配比铁电性能好、漏电适中、介电常数高。当然配比不是死的。做反铁电应用比如能量存储时Zr比例更高甚至纯ZrO₂反而更合适做铁电存储时Hf:Zr2:1到1:1的区间都是可以调的。这个在选择工艺路线时要想清楚你要到底要的是“铁电信号”还是“高介电常数”还是两者兼顾这个目标直接决定你的组分和退火方案。2. 介电常数之外HZO薄膜的相结构与应力之谜2.1 三个主相单斜、四方、正交还有菱方HZO薄膜在不同厚度、退火条件、电极限制下可能出现的晶相非常热闹单斜相m相块体HfO₂最稳定的相没有铁电性介电常数最低通常在20以下。纳米薄膜HZO里它是一大“敌人”一旦晶化时大量生成单斜相介电常数和铁电性都会明显缩水。四方相t相HfO₂/ZrO₂体系里介电常数可以冲到40~50的相。它没有铁电性但对于纯高k应用来说反而是优等生。ZrO₂稳定在四方相的能力比HfO₂强这也是为什么纯ZrO₂在DRAM电容里用得那么广。正交铁电相o相Pca2₁空间群HZO铁电性的根源。它的介电常数介于单斜和四方之间经典报道在30左右但要注意这是表述“线性介电响应”铁电畴翻转带来的额外极化会明显提高等效电容。菱方相r相这是在特定应变条件下可以获得的相和铁电极化也有关系在HfO₂基薄膜中近年来越来越受关注。一个关键认知就是HZO薄膜的相结构不是非黑即白的而是多相共存。你拿到一个退火样品XRD衍射峰可能同时出现单斜相和正交相的峰甚至还有少量四方相的影子。介电常数是这些相按体积分数加权后的宏观表现。所以文献里同一个组分的HZO介电常数测出来五花八门根本原因就在这里相组成不一样。2.2 应力谁在扶着正交相为什么HfO₂在块体里是单斜相到了纳米薄膜反而能稳定正交铁电相这背后有一个关键的物理量应力。在薄膜沉积过程中衬底和薄膜之间存在晶格失配加上热膨胀系数的差异薄膜内部会残留应力。顶电极和底电极的夹持效应又会进一步改变薄膜的受力状态。研究表明适当的压应力有助于稳定正交铁电相。具体来说底部电极选择很重要。TiN是最常用的底电极和顶电极材料TiN与HZO的晶格失配带来的应力可以有效促进铁电相形成。换成其他电极材料比如Pt铁电性能往往会差一些这与界面应力和热膨胀匹配都有关系。薄膜厚度也是应力场的调节旋钮。更薄的薄膜受到更强的夹持效应往往更容易形成铁电相但厚度太薄比如低于5nm漏电流会急剧上升铁电相也可能因为退极化场而不再稳定。常见的HZO工作厚度区间是7~10nm。退火升温和降温速率同样影响应力状态。快速热退火和慢速炉管退火得到的相组分有很大差异这点很多实验室第一次做HZO都会忽略。这些应力效应最终都会反映在介电常数上。一个应力状态好、铁电相占比高的HZO薄膜电容密度会明显高于同样厚度但以单斜相为主的样品。这也是为什么同样都是HZO不同实验室做出来的数据差异巨大。2.3 纳米厚度的特殊之处界面层与尺寸效应HZO另一个值得说道的地方是尺寸效应。8nm厚的HZO介电常数能到达一个很可观的数值但如果你把它减薄到4nm铁电相可能就开始瓦解因为退极化场会随着厚度下降而增强极化不再稳定维持。界面层在这里很关键。HZO沉积在TiN上TiN表面会自然氧化形成一层TiON或者TiO₂这层界面层的介电常数很低只有10~20左右但它和HZO是串联关系。串联电容的总电容计算方式是倒数相加所以界面层越厚整体电容密度越被拖后腿。我实测过同样8nm HZO在TiN底电极上退火后等效电容密度如果按总厚度计算k值大概只有25~30但如果用椭偏或者TEM把界面层厚度扣除掉HZO本体的k值其实是40以上。这个区别在做材料对比时真的太容易踩坑了。如果你看到某个文献里的HZO“k值只有20”别急着觉得它差先看看它有没有扣除界面层。3. 实操要点从ALD沉积到退火的完整流程3.1 设备与源选择HZO薄膜的主流制备方式是原子层沉积ALD原因很简单需要厚度精确可控、组分均匀、台阶覆盖性好。对于8nm左右厚度的薄膜ALD的逐层生长特性几乎是不可替代的。核心前驱体选择Hf源TDMAH四二甲氨基铪或者TEMAH。TDMAH挥发性和反应性都比较好是目前使用最广的。Zr源TDMAZ四二甲氨基锆或者TEMAZ。氧源H₂O或者O₃。O₃的反应活性更强能在较低温度下实现较完全的氧化反应但O₃对界面氧化更严重有时反而会加厚界面层。H₂O更温和界面更陡峭但在低温下可能会有碳残留。沉积温度窗口一般选在250°C~300°C。温度太低反应不完全杂质含量高后期退火容易析出缺陷温度太高前驱体可能发生气相分解反而降低薄膜质量。我自己常用的条件是280°CHf:Zr循环比1:1H₂O作为氧源沉积速率大约0.9Å/cycle。3.2 循环设计与组分控制ALD生长HZO本质上就是交替沉积HfO₂和ZrO₂的子循环。要形成Hf₀.₅Zr₀.₅O₂最简单的做法是HfO₂循环和ZrO₂循环各占一半交叉进行。例如一个超循环里包含1个HfO₂循环1个ZrO₂循环最终薄膜里的Hf:Zr比例就接近1:1。但实际生长时要注意不同前驱体在同一种表面基团上的反应概率不一样生长速率也会有差异所以实际薄膜组分并不是简单地等于循环比。要确认真实的Hf:Zr比例最好用RBS卢瑟福背散射或者XPS定量分析。如果发现Zr比理论值偏低或者偏高就要调节循环比来补偿。组分均匀性方面建议在每层循环之间加入充分的吹扫时间。我见过不少翻车案例都是因为吹扫不足导致前驱体残留薄膜里出现纳米尺度的富Hf或富Zr区域退火后铁电相比例大幅下降。在8寸晶圆上做这个问题尤其明显小片样品要好很多。3.3 电极与退火决定薄膜命运的两步底电极建议直接用电化学工作站或者PVD溅射一层TiN厚度20~30nm就够了。注意TiN表面要干净不要有太厚的氧化层。拿进ALD腔之前可以做一次短时间的反溅或者等离子体清洗但不要过度否则表面粗糙度会增加。退火是HZO工艺的灵魂。常用方式快速热退火RTA升温速率快典型条件为400°C~500°C10~60秒N₂气氛。优势是热预算低适合后道集成。炉管退火升温慢保温时间长典型条件为450°C1~5分钟。薄膜应力状态更均匀但热预算更高。我个人习惯先在450°C RTA 30秒做晶化退火然后根据电学表现微调。退火温度过低比如350°C薄膜以非晶为主介电常数不高也没有铁电温度过高超过600°C单斜相大量析出铁电性消失介电常数也会下降——这里存在一个最佳窗口。退火氛围也影响很大。N₂退火是最常规的。有些人会在退火时引入O₂目的是修复氧空位、降低漏电但过多氧又会让界面层增厚。如果你追求低漏电可以试试N₂少量O₂比如5%但要做系列对比实验来确定最优比例。3.4 参数速查表我把自己常用的工艺窗口汇总成一张表方便刚开始做的人参考。这组参数不一定是唯一解但能保证你第一轮实验不会翻车工艺参数推荐范围备注沉积温度250~300°C280°C为常用值Hf前驱体TDMAH需充分吹扫Zr前驱体TDMAZ需充分吹扫氧源H₂O或O₃H₂O界面更陡峭Hf:Zr循环比1:1最终组分需用RBS/XPS验证薄膜厚度7~10nm太薄漏电高太厚铁电减弱底电极TiN 20~30nm界面状态影响大顶电极TiN 20~50nm面积由掩膜板或光刻决定晶化退火N₂400~500°C10~60sRTA优先尝试后金属退火部分工艺需要修复顶电极界面损伤4. 介电常数测量与数据解读别被数字骗了4.1 电容测量和k值提取测量薄膜介电常数最标准的办法是制备平行板电容器底电极/HZO/顶电极然后测C-V或者直接测C-f。电容值和介电常数的关系是C ε₀ · εr · A / d其中ε₀是真空介电常数8.854×10⁻¹² F/mεr就是相对介电常数也就是我们常说的k值A是电容面积d是介质层厚度。实际操作中的第一个坑是面积怎么定顶电极如果是用掩膜板蒸发的实际面积要拿光学显微镜量准不是掩膜孔的面积因为蒸镀会有点扩展或者收缩如果是光刻定义的也要确认最终刻蚀后的尺寸。面积误差10%就会直接导致k值误差10%。第二个坑是厚度怎么取TEM截出来的物理厚度才是最准的但因为成本高很多人会用椭偏仪测测出来的“厚度”有时包含了界面层有时没有需要对模型有明确的认知。最坑的是有人直接把工艺设定的厚度拿来算k值这基本等于白算。4.2 小信号测量与极化测量介电常数不是用一个条件就能测准的。我建议至少用三种方式交叉验证小信号C-V用LCR表或阻抗分析仪测试频率一般选10kHz~1MHz交流幅度10~50mV。在零偏压附近测到的电容是“小信号介电响应”包含的是线性介电和部分可逆畴运动贡献。C-V曲线提取在DC偏压从负扫到正的过程中铁电电容会出现典型的蝴蝶形曲线两个极大值对应矫顽场附近从极大值处算k值通常偏高因为畴翻转贡献了额外电容。这就是为什么同一片样品你用不同偏压测出来的“k值”能差出一倍。铁电极化P-V测试用铁电测试仪比如Radiant或者aixACCT测极化-电场回线。从回线的斜率也能提取有效介电常数但这已经是包括铁电翻转在内的总响应。最后要提醒一点HZO在退火后往往有唤醒效应wake-up effect。第一圈极化测试时回线可能是不对称的循环几千圈后才趋于稳定。相应地介电常数也会随着电场循环次数发生变化。所以测介电常数之前先想一想这个器件经历了多少次电学操作初始态、唤醒后、疲劳后的介电常数差别是很大的。4.3 损耗和漏电高k背后的代价高介电常数从来不是免费的。HZO的宽带隙比SiO₂窄不少在同样等效氧化层厚度EOT下漏电流会比SiO₂高好几个数量级。漏电流过高时C-V测出来的电容值会包含很大误差尤其是在高频下有可能被器件的RC时间常数限制导致测出的电容偏低。所以每次测介电常数最好同时汇报在1kHz、10kHz、100kHz、1MHz四个频率下的电容值对应的损耗角正切tanδ在±1V或±2V偏压下的漏电流密度判断薄膜质量的一个经验标准8nm HZO金属电极面积1e4 μm²下±1V漏电如果能做到1e-7 A/cm²以下说明薄膜比较致密、缺陷可控。如果漏电到了1e-5 A/cm²以上那“高k”已经没有什么实用价值了因为存储电荷会很快漏掉。5. 常见问题与排查技巧我踩过的那些坑5.1 问题一测出来的介电常数为什么偏低这是被问得最多的问题。看了一圈通常逃不出这几个原因电容偏置在非最佳工作点。铁电电容的C-V曲线是蝴蝶形零偏压处可能正好在曲线低谷。建议测一组完整的C-V曲线取两个峰值或者取积累区的值来比较而不是只报零偏压下的读数。界面层过厚。底电极TiN自然氧化形成的界面层和HZO串联拉低了总电容。试着用TEM或者XPS确认界面层厚度再决定要不要优化底电极沉积和清洗工艺。退火不足或退火过度。非晶态HZO的k值通常不高退火过度生成大量单斜相k值同样会掉下来。做个退火温度梯度实验一般在400~500°C之间能找到峰值。5.2 问题二漏电流太大怎么压漏电流大的原因主要有两个方向薄膜自身缺陷多氧空位、碳残留、晶界都是漏电通道。解决思路提高沉积温度、用O₃替代H₂O、延长前驱体吹扫时间、退火时引入少量O₂。电极界面粗糙或损伤顶电极溅射时高能粒子轰击可能损伤薄膜表面导致局部击穿通道。解决思路改用蒸镀等软沉积方式或者做一层保护层也可以试试在溅射时降低功率、提高气压。如果要求比较高的击穿场强还要考虑电极面积效应面积越大越容易碰到一个弱点击穿所以做统计对比时要用相同面积的器件。5.3 问题三铁电性能时好时坏不稳定HZO的铁电性和介电性能高度依赖相组成而相组成又高度依赖工艺细节。遇到性能不稳定我建议按这个顺序排查确认Hf:Zr比值。XPS定量结果是否在0.5±0.05以内每次工艺之间是否存在漂移检查基片表面状态。TiN的粗糙度、表面碳氧污染是否批次一致对比退火升温过程。RTA的温度控制在±10°C以内了吗热偶的校准有没有过期看电极工艺。顶电极沉积后是否引入额外应力或者界面损伤这些问题看着细碎但每一环都会实打实地改变电学输出。材料研究的枯燥就在于你一个月可能把整个工艺全部排查了一遍最后发现是管式炉的温区不均匀导致部分片子实际温度低了20°C。5.4 问题四唤醒效应和印记效应铁电器件在循环过程中正负极化状态会出现不对称这就是印记效应imprint而初始状态铁电极化不明显随着电场循环才逐渐增强这就是唤醒效应wake-up。这两个效应不仅影响存储器窗口也会让介电常数的测量结果变得飘忽。缓解方案做唤醒处理先给器件加几千圈10kHz左右的双极性脉冲让畴结构稳定下来再测介电常数。减小氧空位氧空位是钉扎畴壁和造成印记的主要内因通过优化退火气氛、降低沉积缺陷来抑制。控制测试电场幅度适当减小测试电压可以减少对畴状态的干扰但太小又测不到信号。需要按实际情况斟酌。6. 应用场景与未来潜力HZO能做什么讲完硬核的工艺和测试回到应用层面。HZO的“介电常数优势铁电性”组合能辐射的方向其实非常广DRAM电容介质这是最高价值的市场。现有方案是ZAZZrO₂/Al₂O₃/ZrO₂叠层eOT已经压到0.5nm左右HZO如果能稳定做到更薄且漏电可控就有机会作为下一代介质选项。FeFET和负电容晶体管HZO作为栅介质嵌入晶体管利用铁电极化和负电容效应降低亚阈值摆幅这是低功耗逻辑器件研究的热点方向。嵌入式存储比如在28nm或更先进工艺节点上HZO FeRAM不需要额外掩膜就能和逻辑电路集成这对IoT芯片来说很有吸引力。能量存储电容反铁电HZO和富Zr的HfZrO体系储能密度表现不俗与介电常数增高有直接关系算是另一个增长点。做本领域的都知道HZO已经从一个实验室新材料变成了接近量产化的工程材料。但正因如此对它的介电性能、相结构、漏电机理这些基础问题的认识反而显得更重要了。因为只有把这些基本物理吃透了在真正放到产线上时才有足够的知识储备去应对那些奇怪的良率波动和电学漂移。最后分享一个个人习惯我做完每一批HZO样品都会把退火过程中用的所有参数记录在实验本上包括升温到目标温度的实测波形、降温时通N₂的流量。这些“不起眼”的信息后来帮我定位了好多批器件性能为什么会忽高忽低的问题。材料这东西很多时候不是原理看不懂而是细节埋雷。你手上的HZO片子如果数据不对不要怀疑是玄学回去翻工艺记录大概率能找到答案。