1. 那盏“不会亮”的灯LDO环路为什么总被误解做电源设计这些年我见过太多工程师在LDO上栽跟头。明明datasheet上写着一个输入、一个输出、一个地看起来比开关电源简单得多结果一上电输出要么振荡、要么过冲、要么带载就掉压。更气人的是拿示波器去量波形像心电图一样抖你根本不知道是该怪前级还是怪后级还是怪这颗LDO自己。我在很多社区帖子和技术群里看到类似的问题“LDO会不会自激”“为什么我换了低ESR的陶瓷电容之后LDO反而开始叫了”“LDO环路补偿到底怎么调”这些问题的本质都指向LDO这个线性稳压器的环路稳定性。很多人以为LDO没有开关动作就没有环路可言——这个认知是错的而且错得很危险。实际上LDO内部有一个完整的负反馈环路这个环路的特性和开关电源DCDC有本质区别但在实际调试中很多人拿DCDC的思路去套LDO结果越调越乱。这篇文章我想把LDO环路的独有特性和稳定性核心矛盾一次讲透。不堆公式吓人但也不会回避公式。适合正在做电源设计、硬件调试的工程师也适合刚入门想搞明白“为什么LDO也会振荡”的学生。我会从环路结构讲起到零极点分析到实际补偿操作再到我在实测中踩过的坑和一些排查技巧尽量让你看完之后能直接上手用。2. 你以为LDO很简单它的环路到底长什么样2.1 LDO其实是一台“自动调节水龙头”理解LDO环路最好的方式是用生活化的类比。想象你在洗澡想调节水温。冷水管和热水管汇到一个混水阀你用手调节混水阀让出水温度保持38度。如果冷水管压力突然变大水温就会下降你得赶紧把混水阀往热水侧拧如果热水管压力变大水温升高你又得往冷水侧拧。这个“感知温差—调节混水阀—恢复恒温”的过程就是一个闭环控制。LDO就是干这个事的。它的“混水阀”是一个功率管一般是PMOS或NMOS它的“温度传感器”是反馈电阻分压网络加上误差放大器它的“恒温目标”是基准电压Vref。当输出电压因为负载变化而下降时分压网络检测到反馈电压变小误差放大器输出改变调整功率管的栅极电压让功率管流过更多电流把输出电压拉回来。整个过程就是负反馈而且是线性调节没有开关动作因此理论上输出纹波可以做到很低。但问题也出在这个“线性”上。因为功率管工作在线性区或者饱和区它本质上是一个压控电流源而输出端再接一个电容这就构成了一个“电流源驱动RC”的结构。这个结构在频域上会引入一个主极点但同时还会有其他寄生极点、零点这些极零点在环路里的分布直接决定了LDO会不会振荡。2.2 LDO环路和DCDC环路最本质的一个区别我做开关电源控制环路设计的时候面对的是电感、续流二极管、PWM比较器、斜坡补偿这些东西环路里天然存在一个从电感电流到输出电压的传递函数这个传递函数带着一个“感性”的特征。而LDO没有电感它的输出级是“阻性—容性”的也就是一个标准的一阶低通系统。听起来更简单对吧但恰恰是这种“简单”让很多人在设计时忽略了寄生参数的影响。DCDC的环路里如果不考虑右半平面零点RHPZ整体相位裕度相对容易估算。但LDO的环路里有一个东西是DCDC里很少见的——输出电容的ESR零点这个零点会和负载电阻、输出电容组成的负载极点相互作用形成一段“可能稳定也可能不稳定”的灰色地带。很多LDO规格书都会给你“ESR稳定范围”低于这个范围不行高于这个范围也不行——这个“中间区域”就是LDO稳定性最大的坑。另外LDO误差放大器的带宽通常做得很低因为它要省静态电流。省静态电流带来的结果是误差放大器本身输出阻抗极高而这个高阻抗节点和栅极电容或米勒电容构成一个低频极点。这个极点可能就是主极点也可能和输出极点靠得很近一旦两个极点靠在一起相位下降就会非常快环路相位裕度急剧恶化振荡就来了。2.3 从传递函数看LDO的“命门”我这里写一个简化的LDO环路传递函数不含太复杂的寄生但足以说明问题。LDO的开环增益可以写成A(s) A0 / (1 s / ω_p1) × (1 s / ω_z_ESR) / (1 s / ω_p2)其中A0 是直流开环增益一般是误差放大器增益×功率管跨导×输出阻抗网络的增益ω_p1 是误差放大器输出节点的主极点频率大概在几百赫兹到几千赫兹ω_z_ESR 是输出电容ESR产生的零点频率取决于ESR和容值一般在几十千赫兹到几兆赫兹ω_p2 是输出节点极点由输出电容和负载等效电阻决定频率随负载变化轻载时可能低到几十赫兹重载时可能到几百千赫兹。这就是LDO稳定性的命门所在——输出极点是一个随负载变化的移动极点。轻载时负载电阻很大输出极点在低频重载时负载电阻很小输出极点被推到高频。这个极点位置在整个负载范围内扫过如果你在某个负载点上相位裕度不足就会在这个负载附近看到明显的振荡。再加上ESR零点更有的玩了。ESR大零点在低频可以抵消负载极点有利于稳定但ESR太大又会在高频引入额外相位滞后因为ESR本身会带来一个寄生极点还会导致负载瞬态时输出纹波大幅增加。ESR太小呢零点跑到很高频甚至超过单位增益带宽等于没有零点那LDO就只能靠自身相位裕度硬扛扛不住就振荡。很多现代LDO用陶瓷电容会不稳定根源就在这。3. 稳定性的核心矛盾为什么LDO是“越简单越难搞”3.1 用“跷跷板”理解相位裕度与负载范围我见过不少工程师在调试LDO时只测空载和满载两个点发现都没问题就认为这个设计稳了。这是非常危险的偷懒行为。LDO的稳定性问题是“中间负载”最容易暴露的因为负载极点随着电流在移动它移动的路径会经过交叉频率附近。一旦负载极点落在交叉频率附近相位裕度就会明显下降轻则输出出现振铃重则持续振荡。我举一个我踩过的真实例子。做一款电池供电的传感器节点3.3V输出负载是MCURTC工作电流在待机时约1mA工作时跳到50mA。第一版用的LDO是某品牌的低功耗型号静态电流只有微安级按手册选了2.2uF陶瓷电容ESR很低。实测待机时没问题但是每次MCU从待机唤醒、负载跳到50mA时输出就出现一个相当大的振铃频率大概是几十千赫持续起来接近一千毫伏。当时我还以为是MCU的瞬态电流太大导致的压降加了好几个10uF电容振铃不减反增。后来看环路的相位裕度曲线才发现这个LDO在轻载时主极点在几百赫兹输出极点在几赫兹因为负载电阻很大相位很安全但到了中载约10mA输出极点上移到几千赫兹正好和误差放大器的极点靠拢形成了双极点相位裕度掉到十几度输出自然就振荡了。这说明什么说明LDO的稳定性是一条跷跷板一边是误差放大器自身的极点频率基本固定一边是输出极点随负载移动。你要保证这两个极点在所有负载条件下都不“撞车”并且留出足够的相位裕度这才是LDO环路设计的核心矛盾。3.2 ESR零点一把“双刃剑”接着讲ESR零点。我特意把输出电容的ESR零点单独拿出来讲因为它对LDO稳定性的影响比其他任何一个参数都大但大部分人只知道“低ESR电容对LDO不好”却不知道为什么不好更不知道ESR到底多大才合适。先说零点的作用它可以提高相位。具体说ESR零点可以提供最多90度的相位提升频率位置大约在f_z_ESR 1 / (2π × ESR × Cout)如果这个零点在交叉频率之前出现它就可以有效抵消负载极点造成的相位下降让环路保持稳定。这就是早年LDO设计喜欢用钽电容的原因——它们的ESR通常在0.1Ω到几Ω之间正好能在几千赫兹到几十千赫兹范围内提供一个有效零点。但零点是把双刃剑。ESR太大比如好几欧姆零点会移到非常低的频率甚至低于输出极点这时候它对输出极点的补偿效果反而变差而且ESR本身还会带来一个寄生极点在更高频段造成额外相位滞后。ESR太小比如现在常见的X7R陶瓷电容ESR往往只有几毫欧到几十毫欧零点会推到几百千赫兹甚至上兆赫兹。如果你的LDO带宽只有几十千赫兹那这个零点等于完全没用它来得太晚救不了相位。于是你看到了这样一幅画面ESR特别大的老式钽电容稳定ESR中等的普通铝电解稳定ESR特别小的陶瓷电容反而不稳定。这跟直觉相反但事实就是如此。不少初学者换了个“更好的”低ESR陶瓷电容结果LDO猛烈振荡一脸懵。3.3 为什么低静态电流会加剧稳定性问题还有一个很多人忽略的变量静态电流Iq。LDO的静态电流越小误差放大器的尾电流越小放大器输出级的跨导也就越小而跨导小意味着放大器输出阻抗必须做得很高才能获得足够的直流增益。高阻抗节点对应的极点频率很低因为极点频率由输出阻抗和寄生电容决定这进一步拉低了主极点频率缩小了LDO的单位增益带宽。带宽小了环路的响应速度自然慢但这不是最致命的。致命的是误差放大器的输出阻抗是随工艺、温度变化的寄生电容也随电压变化所以主极点位置本身是不固定的。在一个批次里主极点可能在300Hz在另一个批次里可能在900Hz。这个不确定性会直接传递到环路相位裕度上——你算好的补偿可能因为这个漂移而失效。所以现在很多低功耗LDO会内置一个米勒补偿电容把误差放大器的极点“钳”在很低频率确保输出电容在任何情况下都控制带宽。这种设计牺牲了响应速度但换来了可预测的相位裕度。这也是为什么很多射频芯片的供电LDO明明响应很慢却非常稳定。慢反而是为了稳。4. 实操手把手调LDO环路稳定性4.1 先读懂你的LDO规格书里的“稳定电容范围”在做任何补偿之前第一件事是看规格书。这事听起来像废话但我在实际中见过太多人根本不看这页。ESR stable range这一栏有的写0.1Ω到10Ω有的写22uF陶瓷电容必须加特殊ESR电阻有的直接给你一张图横轴是输出电容ESR纵轴是输出电容容值中间划出一条稳定区域。我以非常常见的AMS1117为例说明。这颗LDO是一颗古老的器件但它依然大量使用在嵌入式板卡上。它的规格书写着必须使用钽电容或铝电解电容要求ESR大于0.3Ω典型推荐10uF钽电容。但今天很多人习惯在AMS1117输出端放一颗10uF陶瓷电容还加了一堆100nF的MLCC结果是什么输出不稳定、噪声大甚至在某些负载条件下直接振荡。网上搜“AMS1117 陶瓷电容 振荡”这样的案例一抓一大把。原因就是前面分析过的那颗10uF陶瓷电容的ESR大约只有35mΩAMS1117内部没有针对这么低的ESR做补偿ESR零点跑到几兆赫兹环路在几十千赫兹范围内根本得不到相位补偿相位裕度可能只有十几度甚至更差。4.2 三种LDO补偿架构的选型思路现在市面上的LDO大致分三类了解它们的内核才知道怎么选电容第一类DC-DC式电压模式LDO多见于老款器件如AMS1117、LM1117等。它内部误差放大器驱动PNP管或达林顿管输出极点是主极点或者是第二极点。它的稳定性高度依赖输出电容ESR提供的零点。这类LDO对ESR有最低要求你必须按它的要求选电容否则就别怪它振荡。第二类NMOS LDO这种LDO用NMOS做调整管因为NMOS是共源还是共漏直接决定了输出极点的位置。如果是共漏source follower输出极点是主极点环路相对好稳定如果是共源可能出现更大的相位问题上。内置电容补偿的NMOS LDO通常对输出电容要求很宽松从低ESR陶瓷到高ESR电解都能稳定。第三类Capless LDO无电容LDORF、SOC领域用得很多。它靠内部补偿网络实现稳定输出电容可以省掉但千万不能乱加电容加了反而可能振荡。这类LDO对负载阶跃的响应能力很强但对输出电容的ESR范围非常敏感。所以你的选型思路应该是先明确你手上的LDO是哪一类再决定输出电容的容值和ESR选择。千万不要拿着“陶瓷电容就一定好”的经验盲目套用。4.3 加ESR电阻最土但最有效的稳定手段如果你已经在用低ESR陶瓷电容LDO振荡了最简单的抢救方案是在输出电容通路里串联一个小电阻人为增加ESR。具体做法是这样在输出端串一个0.1Ω1Ω的小电阻根据需要的零点位置决定然后再串接陶瓷电容到地。这个电阻和电容的组合等价于人为制造了一个ESR零点零点频率为f_z 1 / (2π × R_add × C_out)举个例子输出电容10uF你串了一个0.47Ω的电阻那么零点频率约为f_z 1 / (2π × 0.47 × 10^-6) ≈ 33.9kHz这个零点如果能落在LDO交叉频率之前就能有效提升相位裕度。串多大的电阻关键看你需要零点落在哪个频段。我的经验是先测出来LDO振荡的频率然后把零点设在振荡频率的1/2到1/3处通常就能压住振荡。不过这个方法有个代价负载瞬态恢复会变慢而且输出纹波会略大ESR增大了。对精度要求高的电源轨不建议这么搞还是换一颗对ESR不敏感的新型LDO更合适。4.4 用网络分析仪实测LDO环路你测不到不等于它不存在很多工程师以为环路增益是仿真软件里才有的概念实际上用网络分析仪可以直接测LDO的环路增益。方法是在反馈电阻网络和误差放大器之间插入一个注入变压器injection transformer从注入端施加一个小信号扰动测出输出电压的响应再算出环路增益和相位。但LDO的环路测量有个特殊性它的内部参考节点可能不好断开。不少LDO没有把反馈引脚引出来固定输出电压版本只有Vin/Vout/GND这时候你是测不到环路的。所以做芯片选型时如果对稳定性特别在意尽量选可调版本有ADJ引脚或者反馈引脚这样才能实测。测的时候要注意注入电平不要太大一般控制在几十毫伏量级太大进入非线性区测出来的相位裕度反而不可信。还有一个坑注入变压器的高频带宽有限超过1MHz之后测量结果经常是假的。如果你看到相位在1MHz后突然变成正几百度那几乎可以确定是测量伪迹不是环路真实特性。4.5 没有网络分析仪怎么判断相位裕度用瞬态响应看没有网分也能大致判断相位裕度方法是看负载阶跃时的输出响应波形。如果输出响应是干净利落的下降然后立即恢复没有振荡——相位裕度大概在60度以上很稳如果输出响应出现一次明显的过冲然后一两次振铃——相位裕度在4050度左右还可以接受如果输出响应出现多次振铃甚至持续振荡——相位裕度可能只有十几度或者更低必须处理。这个方法我在现场调试时经常用不需要额外仪器只需一个电子负载和一个示波器。电子负载设定成方波模式从轻载跳到重载再用示波器抓输出电压波形看振铃情况。但要注意区分“振铃”和“瞬态压降回升”的区别。振铃是围绕最终电压上下来回摆动频率通常比较高而瞬态压降回升是单调上升中间没有回摆。前者是环路相位裕度不足的标志后者只是带宽不够未必会振荡。5. 我在实测中攒下的LDO稳定性排查经验5.1 用示波器自激波形反推故障原因我在调试中遇到过很多次LDO自激每次我都会先把自激波形长什么样记下来用这些特征去反推问题根源。典型的第一种高频振铃频率在几百千赫兹到几兆赫兹幅度不大但很刺眼。这种多半是输出电容ESR太低零点跑到过高频环路在高频段靠寄生参数在维持一旦寄生相位稍有变化就自激。解决方向增大输出电容容值或者串ESR电阻。典型的第二种低频喘振频率在几百赫兹到几千赫兹输出像“呼吸”一样缓慢起伏。这种多半是参考电压网络的问题常见于LDO的EN引脚附近放了大电容导致启动和关断产生了类似重复重启的过程。或者是负载太轻LDO内部偏置电路进入间歇工作状态。解决方向检查EN脚时序确保没有反复上下电确认最小输出负载要求。典型的第三种负载瞬态时出现高频振铃但空载时很安静。这就是我前面说的“中间负载”稳定性问题输出极点在负载电流变化时穿越交叉频率。解决方向检查规格书的负载范围看看你用的电流是不是落在某个“不稳定窗口”里。5.2 常见问题排查速查表现象可能原因排查方向输出电压整体偏高或偏低但稳定反馈电阻分压不准检查R1/R2精度、温度漂移输出纹波大类似开关噪声输入侧噪声耦合/环路增益不足检查Vin去耦电容高频持续振荡加负载反而消失轻载时相位裕度不足增大输出电容ESR/容值负载阶跃后一两次振铃相位裕度40度以下增大ESR零点频率空载正常满载输出掉压压差不够/功率管限流检查Vin与Vout的压差输出缓慢上下起伏EN引脚异常/过温保护反复触发检查时序和保护阈值所有静态参数都正常但系统偶发复位高频瞬态振铃在干扰IC用示波器抓唤醒/睡眠瞬间的波形5.3 一个“排查起来最费劲”的案例最后分享一个让我印象很深的案例。有一次做一款精密ADC的模拟电源LDO用的是超低噪声型号输出端按要求放了10uF陶瓷电容加上4.7uF的钽电容并联。仿真里相位裕度56度看起来没问题但实测总在某个温度点出现微弱的输出抖动频率大约在20kHz。一开始我怀疑是温度影响了钽电容特性换了不同批次电容问题依旧。后来我用热风枪局部给钽电容加热抖动频率明显偏移这才反应过来问题不在LDO环路本身而是钽电容在特定温度下的压电效应piezoelectric effect产生了微小的机械谐振这种谐振又通过电容的介电变化耦合到输出。这个问题最终用并联一颗10nF的C0G电容解决了C0G的温漂系数极低而且没有压电效应。写出来是想提醒大家LDO的稳定性排查不能只盯着“环路”两个字。输出电容本身的类型、温度特性、机械特性都会影响实际表现。有时候你换的不是容值是电容的物理本质。5.4 再补充几个容易被忽视的操作细节第一个细节反馈采样点要远离功率路径。LDO的输出引脚焊盘和反馈电阻网络的采样点别直接从输出大电流的路径上拉线。大电流路径上有寄生电感负载阶跃瞬间会产生电压尖峰如果采样点刚好在这个尖峰上误差放大器会误判输出电压变化环路就会被“假信号”驱动。正确做法是单独拉一根细线从输出电容的电容端采样。第二个细节输出电容的地和负载的地处理不好也容易出问题。在多层PCB上输出电容的地应尽量直接回到LDO的地焊盘避免和负载的大电流地共用一段长走线。地弹ground bounce对环路的影响比很多人想象的大得多。第三个细节LDO的输入端也别忘了去耦。输入端的电感加上LDO的输入电容有时会形成一个局部谐振振铃频率在几百千赫兹到几兆赫兹并通过LDO的PSRR耦合到输出。排查时如果发现输出有奇怪的毛刺别只盯着输出端用探头看看Vin上是不是也有一模一样的毛刺。6. 仿真能信多少什么时候必须靠实测6.1 仿真模型的隐形陷阱现在做LDO稳定性分析最常见的工具是LTspice或者用TI的WEBENCH、ADI的软件工具做环路分析。这些工具的优点是快缺点是——模型精度参差不齐。不少LDO厂商的模型就是一颗理想化VCCS压控电流源加几个RC极点没有包含非线性环节也没有考虑温度对极点位置的影响。你用这个模型仿真出一堆漂亮的相位裕度曲线但实测可能完全是另一回事。尤其在做小信号环路分析时误差放大器的偏置点、摆率限制、输出级在不同负载下的工作状态切换这些非线性因素在小信号模型里都是被线性化掉或者忽略掉的而恰恰是这些因素决定了LDO在大信号瞬态下是过冲还是振铃。我对仿真模型的态度是一阶判断可以用精确设计必须实测。所谓一阶判断就是看零极点大致位置是否合理、ESR零点有没有落在带宽内——这类趋势性的结论仿真基本可信。但如果你指望仿真告诉你“某颗125度下重载时相位裕度是48度还是52度”那大概率不靠谱。6.2 用LTspice做一次LDO环路的稳定性扫描如果你是第一次尝试用LTspice分析LDO环路我建议先把架构简化然后再逐步加细节。最简单的做法是搭一个理想误差放大器用VCVS实现接一个PMOS功率管再加输出电容和负载电阻然后跑AC分析。关键几个点的设置误差放大器的跨导和输出阻抗要按规格书的典型值设置或者按你目标静态电流推算功率管的跨导Gm是设定值里最难的它和工艺、工作点、温度都相关。如果没有实测数据建议按典型值给然后跑一遍全温度、全负载扫描看看裕度变化趋势输出电容按实际型号的ESL和ESR给不要用理想值。X7R和C0G的ESR可以差一个数量级仿真结果也会明显不同。这种仿真模型没法用于精确判断“我这款产品过不过得了测试”但能帮你快速理解“如果我换一种ESR电容稳定性趋势是怎么变的”这种趋势性判断在实际选型中非常有用。6.3 实测LDO环路的推荐仪器与接线如果你决定用网分实测LDO环路推荐用带隔离变压器的注入法。仪器方面Keysight E5061B低频网络分析仪做这种测试非常顺手频率范围覆盖到几十兆赫兹而且自带1M欧输入和50欧输出匹配LDO这种高阻节点比较方便。如果预算有限用旧款的HP 4194A或者甚至一台带网分功能的频谱分析仪也可以但注意注入变压器的带宽和隔离度。接线有几个关键点注入变压器次级串入反馈回路断开反馈电阻和误差放大器输入的连接再把注入变压器的次级串联进去注入变压器的初级接网分的信号输出串一个100欧左右电阻限制电流检测点选在输出端接网分的高阻输入LDO的工作条件负载电流、输入电压要固定在目标工况扫描范围建议从10Hz扫到1MHz平均次数不需要太多16次足够。如果你没有网分也可以用频率响应分析仪FRA做现在很多新型号的电源测试仪FRA功能已经集成进去了操作比网分更傻瓜一些。7. 最后说点实在的做了这么多年电源设计我越来越觉得LDO的稳定性是一面照妖镜它照出的不是某一颗芯片的好坏而是你对“反馈”这件事的理解深度。开关电源的动态复杂但至少大家都有敬畏心LDO看着简单反而容易让人栽在“想当然”上——以为三个引脚一画完事结果被一个ESR零点折腾得加班到深夜。我个人在实际操作中的体会是拿到新LDO的第一件事永远先看规格书里的稳定电容范围再用示波器测一遍全负载范围的瞬态响应最后才谈参数优化。这三个顺序反了后面全是坑。另外不要把仿真当作免测金牌更不要把“别人也这么用”当作自己可以这么用的理由——LDO的稳定性问题和你的PCB布局、电容选型、负载特性强相关同一种方案在这块板子上稳定换个负载也许就崩溃。最后再分享一个小技巧遇到LDO不稳定时先别急着改补偿。拿示波器量一下输入端——很多时候问题根本不在LDO的环路里而在你的前级电源上。输入端的振铃、噪声完全可以通过PSRR漏到输出让人误判成环路自激。换个干净的直流电源给LDO供电如果输出抖动消失那问题就不在LDO这一级。这个判断过程不到十分钟但能帮你省掉一整天的瞎折腾。 
长河君 · 2026/9/17 3:49:21 · 阅读 1.2k LDO环路稳定性深度解析：从ESR零点到相位裕度的实战指南
1. 那盏“不会亮”的灯LDO环路为什么总被误解做电源设计这些年我见过太多工程师在LDO上栽跟头。明明datasheet上写着一个输入、一个输出、一个地看起来比开关电源简单得多结果一上电输出要么振荡、要么过冲、要么带载就掉压。更气人的是拿示波器去量波形像心电图一样抖你根本不知道是该怪前级还是怪后级还是怪这颗LDO自己。我在很多社区帖子和技术群里看到类似的问题“LDO会不会自激”“为什么我换了低ESR的陶瓷电容之后LDO反而开始叫了”“LDO环路补偿到底怎么调”这些问题的本质都指向LDO这个线性稳压器的环路稳定性。很多人以为LDO没有开关动作就没有环路可言——这个认知是错的而且错得很危险。实际上LDO内部有一个完整的负反馈环路这个环路的特性和开关电源DCDC有本质区别但在实际调试中很多人拿DCDC的思路去套LDO结果越调越乱。这篇文章我想把LDO环路的独有特性和稳定性核心矛盾一次讲透。不堆公式吓人但也不会回避公式。适合正在做电源设计、硬件调试的工程师也适合刚入门想搞明白“为什么LDO也会振荡”的学生。我会从环路结构讲起到零极点分析到实际补偿操作再到我在实测中踩过的坑和一些排查技巧尽量让你看完之后能直接上手用。2. 你以为LDO很简单它的环路到底长什么样2.1 LDO其实是一台“自动调节水龙头”理解LDO环路最好的方式是用生活化的类比。想象你在洗澡想调节水温。冷水管和热水管汇到一个混水阀你用手调节混水阀让出水温度保持38度。如果冷水管压力突然变大水温就会下降你得赶紧把混水阀往热水侧拧如果热水管压力变大水温升高你又得往冷水侧拧。这个“感知温差—调节混水阀—恢复恒温”的过程就是一个闭环控制。LDO就是干这个事的。它的“混水阀”是一个功率管一般是PMOS或NMOS它的“温度传感器”是反馈电阻分压网络加上误差放大器它的“恒温目标”是基准电压Vref。当输出电压因为负载变化而下降时分压网络检测到反馈电压变小误差放大器输出改变调整功率管的栅极电压让功率管流过更多电流把输出电压拉回来。整个过程就是负反馈而且是线性调节没有开关动作因此理论上输出纹波可以做到很低。但问题也出在这个“线性”上。因为功率管工作在线性区或者饱和区它本质上是一个压控电流源而输出端再接一个电容这就构成了一个“电流源驱动RC”的结构。这个结构在频域上会引入一个主极点但同时还会有其他寄生极点、零点这些极零点在环路里的分布直接决定了LDO会不会振荡。2.2 LDO环路和DCDC环路最本质的一个区别我做开关电源控制环路设计的时候面对的是电感、续流二极管、PWM比较器、斜坡补偿这些东西环路里天然存在一个从电感电流到输出电压的传递函数这个传递函数带着一个“感性”的特征。而LDO没有电感它的输出级是“阻性—容性”的也就是一个标准的一阶低通系统。听起来更简单对吧但恰恰是这种“简单”让很多人在设计时忽略了寄生参数的影响。DCDC的环路里如果不考虑右半平面零点RHPZ整体相位裕度相对容易估算。但LDO的环路里有一个东西是DCDC里很少见的——输出电容的ESR零点这个零点会和负载电阻、输出电容组成的负载极点相互作用形成一段“可能稳定也可能不稳定”的灰色地带。很多LDO规格书都会给你“ESR稳定范围”低于这个范围不行高于这个范围也不行——这个“中间区域”就是LDO稳定性最大的坑。另外LDO误差放大器的带宽通常做得很低因为它要省静态电流。省静态电流带来的结果是误差放大器本身输出阻抗极高而这个高阻抗节点和栅极电容或米勒电容构成一个低频极点。这个极点可能就是主极点也可能和输出极点靠得很近一旦两个极点靠在一起相位下降就会非常快环路相位裕度急剧恶化振荡就来了。2.3 从传递函数看LDO的“命门”我这里写一个简化的LDO环路传递函数不含太复杂的寄生但足以说明问题。LDO的开环增益可以写成A(s) A0 / (1 s / ω_p1) × (1 s / ω_z_ESR) / (1 s / ω_p2)其中A0 是直流开环增益一般是误差放大器增益×功率管跨导×输出阻抗网络的增益ω_p1 是误差放大器输出节点的主极点频率大概在几百赫兹到几千赫兹ω_z_ESR 是输出电容ESR产生的零点频率取决于ESR和容值一般在几十千赫兹到几兆赫兹ω_p2 是输出节点极点由输出电容和负载等效电阻决定频率随负载变化轻载时可能低到几十赫兹重载时可能到几百千赫兹。这就是LDO稳定性的命门所在——输出极点是一个随负载变化的移动极点。轻载时负载电阻很大输出极点在低频重载时负载电阻很小输出极点被推到高频。这个极点位置在整个负载范围内扫过如果你在某个负载点上相位裕度不足就会在这个负载附近看到明显的振荡。再加上ESR零点更有的玩了。ESR大零点在低频可以抵消负载极点有利于稳定但ESR太大又会在高频引入额外相位滞后因为ESR本身会带来一个寄生极点还会导致负载瞬态时输出纹波大幅增加。ESR太小呢零点跑到很高频甚至超过单位增益带宽等于没有零点那LDO就只能靠自身相位裕度硬扛扛不住就振荡。很多现代LDO用陶瓷电容会不稳定根源就在这。3. 稳定性的核心矛盾为什么LDO是“越简单越难搞”3.1 用“跷跷板”理解相位裕度与负载范围我见过不少工程师在调试LDO时只测空载和满载两个点发现都没问题就认为这个设计稳了。这是非常危险的偷懒行为。LDO的稳定性问题是“中间负载”最容易暴露的因为负载极点随着电流在移动它移动的路径会经过交叉频率附近。一旦负载极点落在交叉频率附近相位裕度就会明显下降轻则输出出现振铃重则持续振荡。我举一个我踩过的真实例子。做一款电池供电的传感器节点3.3V输出负载是MCURTC工作电流在待机时约1mA工作时跳到50mA。第一版用的LDO是某品牌的低功耗型号静态电流只有微安级按手册选了2.2uF陶瓷电容ESR很低。实测待机时没问题但是每次MCU从待机唤醒、负载跳到50mA时输出就出现一个相当大的振铃频率大概是几十千赫持续起来接近一千毫伏。当时我还以为是MCU的瞬态电流太大导致的压降加了好几个10uF电容振铃不减反增。后来看环路的相位裕度曲线才发现这个LDO在轻载时主极点在几百赫兹输出极点在几赫兹因为负载电阻很大相位很安全但到了中载约10mA输出极点上移到几千赫兹正好和误差放大器的极点靠拢形成了双极点相位裕度掉到十几度输出自然就振荡了。这说明什么说明LDO的稳定性是一条跷跷板一边是误差放大器自身的极点频率基本固定一边是输出极点随负载移动。你要保证这两个极点在所有负载条件下都不“撞车”并且留出足够的相位裕度这才是LDO环路设计的核心矛盾。3.2 ESR零点一把“双刃剑”接着讲ESR零点。我特意把输出电容的ESR零点单独拿出来讲因为它对LDO稳定性的影响比其他任何一个参数都大但大部分人只知道“低ESR电容对LDO不好”却不知道为什么不好更不知道ESR到底多大才合适。先说零点的作用它可以提高相位。具体说ESR零点可以提供最多90度的相位提升频率位置大约在f_z_ESR 1 / (2π × ESR × Cout)如果这个零点在交叉频率之前出现它就可以有效抵消负载极点造成的相位下降让环路保持稳定。这就是早年LDO设计喜欢用钽电容的原因——它们的ESR通常在0.1Ω到几Ω之间正好能在几千赫兹到几十千赫兹范围内提供一个有效零点。但零点是把双刃剑。ESR太大比如好几欧姆零点会移到非常低的频率甚至低于输出极点这时候它对输出极点的补偿效果反而变差而且ESR本身还会带来一个寄生极点在更高频段造成额外相位滞后。ESR太小比如现在常见的X7R陶瓷电容ESR往往只有几毫欧到几十毫欧零点会推到几百千赫兹甚至上兆赫兹。如果你的LDO带宽只有几十千赫兹那这个零点等于完全没用它来得太晚救不了相位。于是你看到了这样一幅画面ESR特别大的老式钽电容稳定ESR中等的普通铝电解稳定ESR特别小的陶瓷电容反而不稳定。这跟直觉相反但事实就是如此。不少初学者换了个“更好的”低ESR陶瓷电容结果LDO猛烈振荡一脸懵。3.3 为什么低静态电流会加剧稳定性问题还有一个很多人忽略的变量静态电流Iq。LDO的静态电流越小误差放大器的尾电流越小放大器输出级的跨导也就越小而跨导小意味着放大器输出阻抗必须做得很高才能获得足够的直流增益。高阻抗节点对应的极点频率很低因为极点频率由输出阻抗和寄生电容决定这进一步拉低了主极点频率缩小了LDO的单位增益带宽。带宽小了环路的响应速度自然慢但这不是最致命的。致命的是误差放大器的输出阻抗是随工艺、温度变化的寄生电容也随电压变化所以主极点位置本身是不固定的。在一个批次里主极点可能在300Hz在另一个批次里可能在900Hz。这个不确定性会直接传递到环路相位裕度上——你算好的补偿可能因为这个漂移而失效。所以现在很多低功耗LDO会内置一个米勒补偿电容把误差放大器的极点“钳”在很低频率确保输出电容在任何情况下都控制带宽。这种设计牺牲了响应速度但换来了可预测的相位裕度。这也是为什么很多射频芯片的供电LDO明明响应很慢却非常稳定。慢反而是为了稳。4. 实操手把手调LDO环路稳定性4.1 先读懂你的LDO规格书里的“稳定电容范围”在做任何补偿之前第一件事是看规格书。这事听起来像废话但我在实际中见过太多人根本不看这页。ESR stable range这一栏有的写0.1Ω到10Ω有的写22uF陶瓷电容必须加特殊ESR电阻有的直接给你一张图横轴是输出电容ESR纵轴是输出电容容值中间划出一条稳定区域。我以非常常见的AMS1117为例说明。这颗LDO是一颗古老的器件但它依然大量使用在嵌入式板卡上。它的规格书写着必须使用钽电容或铝电解电容要求ESR大于0.3Ω典型推荐10uF钽电容。但今天很多人习惯在AMS1117输出端放一颗10uF陶瓷电容还加了一堆100nF的MLCC结果是什么输出不稳定、噪声大甚至在某些负载条件下直接振荡。网上搜“AMS1117 陶瓷电容 振荡”这样的案例一抓一大把。原因就是前面分析过的那颗10uF陶瓷电容的ESR大约只有35mΩAMS1117内部没有针对这么低的ESR做补偿ESR零点跑到几兆赫兹环路在几十千赫兹范围内根本得不到相位补偿相位裕度可能只有十几度甚至更差。4.2 三种LDO补偿架构的选型思路现在市面上的LDO大致分三类了解它们的内核才知道怎么选电容第一类DC-DC式电压模式LDO多见于老款器件如AMS1117、LM1117等。它内部误差放大器驱动PNP管或达林顿管输出极点是主极点或者是第二极点。它的稳定性高度依赖输出电容ESR提供的零点。这类LDO对ESR有最低要求你必须按它的要求选电容否则就别怪它振荡。第二类NMOS LDO这种LDO用NMOS做调整管因为NMOS是共源还是共漏直接决定了输出极点的位置。如果是共漏source follower输出极点是主极点环路相对好稳定如果是共源可能出现更大的相位问题上。内置电容补偿的NMOS LDO通常对输出电容要求很宽松从低ESR陶瓷到高ESR电解都能稳定。第三类Capless LDO无电容LDORF、SOC领域用得很多。它靠内部补偿网络实现稳定输出电容可以省掉但千万不能乱加电容加了反而可能振荡。这类LDO对负载阶跃的响应能力很强但对输出电容的ESR范围非常敏感。所以你的选型思路应该是先明确你手上的LDO是哪一类再决定输出电容的容值和ESR选择。千万不要拿着“陶瓷电容就一定好”的经验盲目套用。4.3 加ESR电阻最土但最有效的稳定手段如果你已经在用低ESR陶瓷电容LDO振荡了最简单的抢救方案是在输出电容通路里串联一个小电阻人为增加ESR。具体做法是这样在输出端串一个0.1Ω1Ω的小电阻根据需要的零点位置决定然后再串接陶瓷电容到地。这个电阻和电容的组合等价于人为制造了一个ESR零点零点频率为f_z 1 / (2π × R_add × C_out)举个例子输出电容10uF你串了一个0.47Ω的电阻那么零点频率约为f_z 1 / (2π × 0.47 × 10^-6) ≈ 33.9kHz这个零点如果能落在LDO交叉频率之前就能有效提升相位裕度。串多大的电阻关键看你需要零点落在哪个频段。我的经验是先测出来LDO振荡的频率然后把零点设在振荡频率的1/2到1/3处通常就能压住振荡。不过这个方法有个代价负载瞬态恢复会变慢而且输出纹波会略大ESR增大了。对精度要求高的电源轨不建议这么搞还是换一颗对ESR不敏感的新型LDO更合适。4.4 用网络分析仪实测LDO环路你测不到不等于它不存在很多工程师以为环路增益是仿真软件里才有的概念实际上用网络分析仪可以直接测LDO的环路增益。方法是在反馈电阻网络和误差放大器之间插入一个注入变压器injection transformer从注入端施加一个小信号扰动测出输出电压的响应再算出环路增益和相位。但LDO的环路测量有个特殊性它的内部参考节点可能不好断开。不少LDO没有把反馈引脚引出来固定输出电压版本只有Vin/Vout/GND这时候你是测不到环路的。所以做芯片选型时如果对稳定性特别在意尽量选可调版本有ADJ引脚或者反馈引脚这样才能实测。测的时候要注意注入电平不要太大一般控制在几十毫伏量级太大进入非线性区测出来的相位裕度反而不可信。还有一个坑注入变压器的高频带宽有限超过1MHz之后测量结果经常是假的。如果你看到相位在1MHz后突然变成正几百度那几乎可以确定是测量伪迹不是环路真实特性。4.5 没有网络分析仪怎么判断相位裕度用瞬态响应看没有网分也能大致判断相位裕度方法是看负载阶跃时的输出响应波形。如果输出响应是干净利落的下降然后立即恢复没有振荡——相位裕度大概在60度以上很稳如果输出响应出现一次明显的过冲然后一两次振铃——相位裕度在4050度左右还可以接受如果输出响应出现多次振铃甚至持续振荡——相位裕度可能只有十几度或者更低必须处理。这个方法我在现场调试时经常用不需要额外仪器只需一个电子负载和一个示波器。电子负载设定成方波模式从轻载跳到重载再用示波器抓输出电压波形看振铃情况。但要注意区分“振铃”和“瞬态压降回升”的区别。振铃是围绕最终电压上下来回摆动频率通常比较高而瞬态压降回升是单调上升中间没有回摆。前者是环路相位裕度不足的标志后者只是带宽不够未必会振荡。5. 我在实测中攒下的LDO稳定性排查经验5.1 用示波器自激波形反推故障原因我在调试中遇到过很多次LDO自激每次我都会先把自激波形长什么样记下来用这些特征去反推问题根源。典型的第一种高频振铃频率在几百千赫兹到几兆赫兹幅度不大但很刺眼。这种多半是输出电容ESR太低零点跑到过高频环路在高频段靠寄生参数在维持一旦寄生相位稍有变化就自激。解决方向增大输出电容容值或者串ESR电阻。典型的第二种低频喘振频率在几百赫兹到几千赫兹输出像“呼吸”一样缓慢起伏。这种多半是参考电压网络的问题常见于LDO的EN引脚附近放了大电容导致启动和关断产生了类似重复重启的过程。或者是负载太轻LDO内部偏置电路进入间歇工作状态。解决方向检查EN脚时序确保没有反复上下电确认最小输出负载要求。典型的第三种负载瞬态时出现高频振铃但空载时很安静。这就是我前面说的“中间负载”稳定性问题输出极点在负载电流变化时穿越交叉频率。解决方向检查规格书的负载范围看看你用的电流是不是落在某个“不稳定窗口”里。5.2 常见问题排查速查表现象可能原因排查方向输出电压整体偏高或偏低但稳定反馈电阻分压不准检查R1/R2精度、温度漂移输出纹波大类似开关噪声输入侧噪声耦合/环路增益不足检查Vin去耦电容高频持续振荡加负载反而消失轻载时相位裕度不足增大输出电容ESR/容值负载阶跃后一两次振铃相位裕度40度以下增大ESR零点频率空载正常满载输出掉压压差不够/功率管限流检查Vin与Vout的压差输出缓慢上下起伏EN引脚异常/过温保护反复触发检查时序和保护阈值所有静态参数都正常但系统偶发复位高频瞬态振铃在干扰IC用示波器抓唤醒/睡眠瞬间的波形5.3 一个“排查起来最费劲”的案例最后分享一个让我印象很深的案例。有一次做一款精密ADC的模拟电源LDO用的是超低噪声型号输出端按要求放了10uF陶瓷电容加上4.7uF的钽电容并联。仿真里相位裕度56度看起来没问题但实测总在某个温度点出现微弱的输出抖动频率大约在20kHz。一开始我怀疑是温度影响了钽电容特性换了不同批次电容问题依旧。后来我用热风枪局部给钽电容加热抖动频率明显偏移这才反应过来问题不在LDO环路本身而是钽电容在特定温度下的压电效应piezoelectric effect产生了微小的机械谐振这种谐振又通过电容的介电变化耦合到输出。这个问题最终用并联一颗10nF的C0G电容解决了C0G的温漂系数极低而且没有压电效应。写出来是想提醒大家LDO的稳定性排查不能只盯着“环路”两个字。输出电容本身的类型、温度特性、机械特性都会影响实际表现。有时候你换的不是容值是电容的物理本质。5.4 再补充几个容易被忽视的操作细节第一个细节反馈采样点要远离功率路径。LDO的输出引脚焊盘和反馈电阻网络的采样点别直接从输出大电流的路径上拉线。大电流路径上有寄生电感负载阶跃瞬间会产生电压尖峰如果采样点刚好在这个尖峰上误差放大器会误判输出电压变化环路就会被“假信号”驱动。正确做法是单独拉一根细线从输出电容的电容端采样。第二个细节输出电容的地和负载的地处理不好也容易出问题。在多层PCB上输出电容的地应尽量直接回到LDO的地焊盘避免和负载的大电流地共用一段长走线。地弹ground bounce对环路的影响比很多人想象的大得多。第三个细节LDO的输入端也别忘了去耦。输入端的电感加上LDO的输入电容有时会形成一个局部谐振振铃频率在几百千赫兹到几兆赫兹并通过LDO的PSRR耦合到输出。排查时如果发现输出有奇怪的毛刺别只盯着输出端用探头看看Vin上是不是也有一模一样的毛刺。6. 仿真能信多少什么时候必须靠实测6.1 仿真模型的隐形陷阱现在做LDO稳定性分析最常见的工具是LTspice或者用TI的WEBENCH、ADI的软件工具做环路分析。这些工具的优点是快缺点是——模型精度参差不齐。不少LDO厂商的模型就是一颗理想化VCCS压控电流源加几个RC极点没有包含非线性环节也没有考虑温度对极点位置的影响。你用这个模型仿真出一堆漂亮的相位裕度曲线但实测可能完全是另一回事。尤其在做小信号环路分析时误差放大器的偏置点、摆率限制、输出级在不同负载下的工作状态切换这些非线性因素在小信号模型里都是被线性化掉或者忽略掉的而恰恰是这些因素决定了LDO在大信号瞬态下是过冲还是振铃。我对仿真模型的态度是一阶判断可以用精确设计必须实测。所谓一阶判断就是看零极点大致位置是否合理、ESR零点有没有落在带宽内——这类趋势性的结论仿真基本可信。但如果你指望仿真告诉你“某颗125度下重载时相位裕度是48度还是52度”那大概率不靠谱。6.2 用LTspice做一次LDO环路的稳定性扫描如果你是第一次尝试用LTspice分析LDO环路我建议先把架构简化然后再逐步加细节。最简单的做法是搭一个理想误差放大器用VCVS实现接一个PMOS功率管再加输出电容和负载电阻然后跑AC分析。关键几个点的设置误差放大器的跨导和输出阻抗要按规格书的典型值设置或者按你目标静态电流推算功率管的跨导Gm是设定值里最难的它和工艺、工作点、温度都相关。如果没有实测数据建议按典型值给然后跑一遍全温度、全负载扫描看看裕度变化趋势输出电容按实际型号的ESL和ESR给不要用理想值。X7R和C0G的ESR可以差一个数量级仿真结果也会明显不同。这种仿真模型没法用于精确判断“我这款产品过不过得了测试”但能帮你快速理解“如果我换一种ESR电容稳定性趋势是怎么变的”这种趋势性判断在实际选型中非常有用。6.3 实测LDO环路的推荐仪器与接线如果你决定用网分实测LDO环路推荐用带隔离变压器的注入法。仪器方面Keysight E5061B低频网络分析仪做这种测试非常顺手频率范围覆盖到几十兆赫兹而且自带1M欧输入和50欧输出匹配LDO这种高阻节点比较方便。如果预算有限用旧款的HP 4194A或者甚至一台带网分功能的频谱分析仪也可以但注意注入变压器的带宽和隔离度。接线有几个关键点注入变压器次级串入反馈回路断开反馈电阻和误差放大器输入的连接再把注入变压器的次级串联进去注入变压器的初级接网分的信号输出串一个100欧左右电阻限制电流检测点选在输出端接网分的高阻输入LDO的工作条件负载电流、输入电压要固定在目标工况扫描范围建议从10Hz扫到1MHz平均次数不需要太多16次足够。如果你没有网分也可以用频率响应分析仪FRA做现在很多新型号的电源测试仪FRA功能已经集成进去了操作比网分更傻瓜一些。7. 最后说点实在的做了这么多年电源设计我越来越觉得LDO的稳定性是一面照妖镜它照出的不是某一颗芯片的好坏而是你对“反馈”这件事的理解深度。开关电源的动态复杂但至少大家都有敬畏心LDO看着简单反而容易让人栽在“想当然”上——以为三个引脚一画完事结果被一个ESR零点折腾得加班到深夜。我个人在实际操作中的体会是拿到新LDO的第一件事永远先看规格书里的稳定电容范围再用示波器测一遍全负载范围的瞬态响应最后才谈参数优化。这三个顺序反了后面全是坑。另外不要把仿真当作免测金牌更不要把“别人也这么用”当作自己可以这么用的理由——LDO的稳定性问题和你的PCB布局、电容选型、负载特性强相关同一种方案在这块板子上稳定换个负载也许就崩溃。最后再分享一个小技巧遇到LDO不稳定时先别急着改补偿。拿示波器量一下输入端——很多时候问题根本不在LDO的环路里而在你的前级电源上。输入端的振铃、噪声完全可以通过PSRR漏到输出让人误判成环路自激。换个干净的直流电源给LDO供电如果输出抖动消失那问题就不在LDO这一级。这个判断过程不到十分钟但能帮你省掉一整天的瞎折腾。