做图像采集卡选型最怕的不是接口多而是每个接口的光鲜参数背后都藏着一套完全不同的物理层逻辑。MIPI、LVDS、HDMI、V-by-One这四种链路我在FPGA项目里都亲手调过老实讲只看规格书选卡十有八九要返工。这篇不讲虚的就围绕FPGA图像采集和传输场景把四条链路到底在传什么、速率怎么算、时序差在哪、FPGA里要用哪些资源把它们接进来一次说清楚。适合正在选型FPGA开发板、做工业相机接口、视频采集卡或者显示链路的工程师新手也能当一份避坑手册用。1. 先给新手的 4 句话总结先说结论后讲原理。我自己做项目时的习惯是任何接口选型问题先用自己的话复述一遍再去看手册这样思路不会糊。第一LVDS是最成熟的老实人。它做的是“并行数据变差分串行”把RGB、行场同步、时钟统统按固定比例串起来只要电平对、极性对基本不会出幺蛾子。缺点是串行速率吃紧面板像素一高就容易到带宽天花板。第二MIPI是移动互联网时代杀出来的主力。它用D-PHY物理层一条lane的极限速率从1Gbps一路提到2.5Gbps甚至更高摄像头模组、手机屏、工业相机小模组几乎都是它。缺点是协议分层多调试起来比LVDS麻烦不少。第三HDMI是消费数码的“万能插座”。TMDS信号带宽大、距离能拉十几米既能接显示器也能做视频采集源FPGA里不一定非用高速收发器但4K往上的分辨率和HDCP加密都是绕不开的坎。第四V-by-One是专门为高分辨率面板设计的后起之秀。它用8b/10b编码加自时钟单对速率能做得很高连线数量比LVDS少一大截现在很多4K电视、医疗屏、工控高刷屏都在用FPGA做这种屏的驱动越来越多。单记这四句话没用还得知道它们各自怎么连到FPGA、需要什么IP核、有哪些坑。下面逐层拆。2. MIPI、LVDS、HDMI、V-by-One 的技术拆解2.1 MIPI差分 lane 上的“移动生态”MIPI不是一个单一协议而是一个联盟。在图像采集和显示领域最常碰到的是两个CSI-2管摄像头输入DSI管显示屏输出。物理层用D-PHY也有更新的C-PHY标准做法是1组时钟lane加1、2或4组数据lane。很多做FPGA的人第一次接触MIPI会懵是因为它有两种工作模式LP模式Low Power和HS模式High Speed。LP模式下信号摆幅接近0到1.2V用来传同步、命令和低速控制HS模式下差分摆幅只有200mV左右速率从几百Mbps起步数据在时钟lane的DDR双边沿采样。FPGA侧要做的事不是直接把这些差分信号拿来当普通IO用而是要先用PHY层把它们解成并行数据总线。举个例子一颗500万像素的摄像头输出RAW10格式帧率30fps。像素时钟需要的总带宽是500 万像素 × 10 bit × 30 fps 1.5 Gbps如果按4条lane、每条1Gbps来配总吞吐4Gbps余量很充足可以稳定跑。但如果你只有2条lane总吞吐就只有2Gbps扣掉MIPI协议里的包头开销、行消隐和帧消隐实际可用带宽会打个八五折左右这时候1.5Gbps就会很紧张必须谨慎压缩或者降帧率。MIPI调试里最常见的问题有三个。一是LP和HS切换的时序也就是HS preamble那几十上百纳秒的建立期抓歪了就会丢第一行数据。二是lane之间skewPCB上四条lane的长度差一旦超过几百mil解出来的数据就可能错位。三是端接电阻要按lane动态切换普通54欧端接在LP模式下会拖慢上升沿。这些都是用FPGA直接接MIPI传感器时最容易翻车的地方。建议新手别硬啃纯逻辑实现先买一块成熟开发板跑通MIPI CSI-2 IP再考虑自己写简化版。2.2 LVDS工业现场经久不衰的低速高可靠方案LVDS的全称是低压差分信号本质是一种电平标准不是一种完整的图像协议。工业上用得最多的是18bit和24bit RGB LVDS典型接法是4对数据lane加1对时钟lane每对数据lane在7个时钟周期内打包6bit RGB数据所以VESA标准里叫“7:1并串转换”。FPGA选型时几乎任何带差分IO的器件都能接LVDS甚至不需要高速收发器。用普通HP或HR bank配上LVDS电平标准把引脚约束成差分对再用OSERDES/ISERDES或者厂商自带的LVDS IP就能完成收发。这也是很多Xilinx 7系列、高云、黑金开发板都能轻松驱动LVDS屏的原因。但“能接”不等于“能选好”。LVDS链路真正的坑在SPWG/JEIDA两种数据映射格式这两种格式把RGB bit重新排列过混在一起会颜色错乱。另外LVDS屏默认连接器有30pin、20pin、40pin不同厂商的引脚定义天差地别拿到屏先找规格书对引脚不要迷信网上通用的转接板资料。至于速率一条LVDS数据lane通常跑在300Mbps到1Gbps之间。以1080p60为例所需的总带宽约1920 × 1080 × 24 bit × 60 fps ≈ 2.99 Gbps4对数据lane每对约750MbpsLVDS还扛得住。但到了4K60需要约11.9Gbps传统LVDS必须把lane数拉到8对甚至更多线束极其臃肿。这也就是V-by-One和MIPI在高端场景逐渐替代LVDS的根本原因。LVDS真正舒服的地方在于长距离和抗干扰。差分工况下一对双绞线拉出去一米两米只要终端匹配做好信号很少受共模噪声影响。很多工业线阵相机、LED显示屏主控用的就是这种方案原因是它简单、稳定坏了也好修。2.3 HDMI采集显示两手抓的“大带宽插座”HDMI对做FPGA的人来说其实有点尴尬。它的物理层TMDS本质上跟LVDS类似也是数据lane加时钟lane的模式但速率高得多。HDMI 1.4的TMDS时钟最高340MHz每通道数据率3.4GbpsHDMI 2.0把时钟提到600MHz每通道6Gbps。到了HDMI 2.1直接改用FRL模式不再使用TMDS时钟变成类似PCIe的高速串行链路习惯上容易混。图像采集场景里FPGA做HDMI输入通常有两种接法。一种是直接接TMDS把HDMI的四对差分三对数据、一对时钟接到FPGA的普通差分IO上再编写逻辑把串行数据解出来。前提是分辨率别太高1080p60的TMDS时钟只有148.5MHz每条数据lane是3.7Gbps。普通FPGA的HR bank跑3.7Gbps已经非常吃力必须上HP bank和精心约束。另一种是前端加一颗HDMI接收芯片比如ADV7611、IT6802等它们把HDMI转成并行视频总线BT.1120或24bit RGB行场时钟然后接到FPGA普通IO上。这种方式可靠很多也不用违约束高速IO开发效率高代价是PCB面积和成本。做HDMI输出FPGA侧要生成满足HDMI规范的TMDS信号。行场消隐、数据岛、前导包这些协议细节在低分辨率下可以自己写但一旦上到4K建议直接买HDMI发送芯片或者用FPGA厂商的高速收发器去发FRL信号。还有一个经常被忽略的参数HDMI供电电流。HDMI接口为源端设备提供5V电源标准要求能输出至少50mA有些设备会拉到100mA以上。PCB布线时5V引脚到电容之间的走线宽度和近端去耦一定要留够否则插上某些显示器要么识别不顺要么图像一闪一闪。2.4 V-by-One电视面板爱用的高分屏“减线大法”V-by-One记住这个名字在FPGA调屏的圈子里越来越常见。它最早是由Thine等公司推出来替代LVDS的专门面向电视面板和显示器面板。核心思路是自时钟、8b/10b编码、多lane合并。传统LVDS必须单独传一对时钟高速下时钟和数据之间的skew会变成大麻烦。V-by-One把时钟信息编码进数据流里接收端用CDR恢复时钟这就允许每条lane跑得很高从1Gbps一直到6Gbps不同版本。同时它支持1到16对lane只通过寄存器配置就能改变lane数量适应从1080p到8K的不同分辨率。FPGA做V-by-One很少直接用逻辑解码原信号。常见做法是FPGA输出并行像素数据、时钟和同步信号接一颗V-by-One发送芯片比如THine THCV241、THCV242或者国产的几款再由芯片将数据转换成多对高速差分信号送到面板或者接收板。反过来V-by-One转LVDS/HDMI的接收芯片也很成熟。这样FPGA内部的逻辑只关心像素层同步不用硬拼CDR。选V-by-One链路时最容易忽略的是面板的lane数和速率要匹配。面板规格书会写类似“支持1 lane / 2 lane / 4 lane每lane上限3Gbps”。你在出发之前的计算逻辑是必需带宽 分辨率宽度 × 分辨率高度 × 帧率 × 色深 bit例如4K60RGB88824bit带宽约 3840×2160×60×24 ≈ 11.93Gbps。若单lane跑3Gbps至少需要4条lane若单lane跑6Gbps2条lane就够了。但注意V-by-One还带一些控制通道和传输包头实际有效载荷率通常要打一个10%的折扣所以稳妥做法是选算出来的lane数再加一对余量。2.5 关键参数对比表把四种链路放在一张表里选型时照着看会清楚很多。参数项LVDSMIPI D-PHYHDMIV-by-One编码方式无编码直接并串无编码有LLP包TMDS 8b/10b8b/10b时钟传输独立时钟对独立时钟lane独立时钟对2.0及之前自时钟内嵌CDR单lane典型速率0.3~1Gbps0.5~2.5Gbps3.4~6Gbps1~6Gbps常用lane/通道数4~8对数据1对时钟1~4数据lanes1时钟3数据对1时钟1~16对合理应用带宽1080p60以下最高可到8K4K120或更高8K60甚至更高FPGA接入难度低普通IO即可中需要PHY和IP中高高分辨率需收发器高建议用转接芯片典型场景LCD屏、LED屏、工业相机手机摄像头、嵌入式显示、工业相机小模组显示器、视频采集、消费电子电视面板、医疗显示屏、高刷新率显示屏这张表只能做参考具体选型还要看驱动能力、电缆长度、接口芯片成本等多方面因素。3. 怎么选按场景对号入座3.1 摄像头/传感器输入场景如果你的输入源是CMOS图像传感器比如OV5640、OV9281、IMX系列这种裸模组接口大概率是MIPI CSI-2因为CMOS工艺迭代就是往MIPI走没别的好选。这时你应该把注意力放在开发板的MIPI PHY实现上而不是纠结传感器要不要改。FPGA做MIPI接收选型时要分清两种方式。一种是FPGA已经有硬核MIPI D-PHY例如部分中高端SoC器件直接用专用接口另一种是FPGA没有硬核只能用普通HP IO硬拼。后者的约束很痛苦每条lane必须在同一个字节组的IO上还需要外部端接电阻和ESD保护管时序上还要满足D-PHY的setup/hold。真心建议直接选带MIPI PHY或成熟MIPI IP的板卡省下三个月调物理层的时间。模拟传感器则相反很多老式工业相机和线阵相机还在用LVDS或者Sub-LVDS。Sub-LVDS其实是LVDS的低摆幅版本电平规范不一样选采集卡时要注意不要用普通LVDS去接Sub-LVDS传感器容易欠驱动或过载。这种情况一般是后端加专用解串器芯片“8位总线LVDS解串器芯片”就是这个路子把LVDS转成并行数据再进FPGA。3.2 屏与显示输出场景显示输出最常用的是LVDS和V-by-One。如果你的目标屏是10寸、12寸、15寸的工控屏LVDS是绝对主力FPGA直接输出并行RGB加转换芯片或直接驱动低分辨率时就行。此时要盯住屏的VESA/JEIDA映射格式、屏的供电和背光控制、以及像素时钟是否和屏规格书一致。很多低成本屏上电时如果像老虎机一样闪多半是PLL锁相不对或者行场极性和屏要求的相反。高分辨率高刷新率屏比如4K60以上的医疗屏、游戏屏用V-by-One的概率很高。FPGA侧建议通过V-by-One发送芯片转接芯片负责串行化和CDRFPGA只负责给出像素总线和两条控制信号。这样调试压力大幅减小而且接口芯片会把lane间skew自动校准好比自己在FPGA里写CDR稳定得多。还有一类场景是HDMI输出接普通显示器或电视。用HDMI发送芯片最省心芯片把并行视频信号编码成TMDSFPGA只需关注像素和行列同步。若直接用FPGA普通IO发送TMDS分辨率高上去之后IO速率不够往往只能被迫降低色深或帧率得不偿失。3.3 外部视频源采集场景需要采集HDMI相机、HDMI采集棒、HDMI输出设备的视频源建议在硬件上做HDMI转并行视频的前端电路。市面上成熟的接收芯片会帮你处理HDCP、EQ均衡、信号检测和EDID这些在FPGA里硬写会占据大量资源且非常容易出错。选择HDMI接收芯片时注意几点支持的最高分辨率1080p、4K30还是4K60、是否带HDCP解密、输出接口是RGB888还是YUV422、以及是否提供行场同步的极性可配置。如果最终数据要送到FPGA做图像处理HDMI芯片输出的并行总线加上时钟直接用IO采集相当于采样一个“自定义LVDS”非常稳。另一个容易忽视的点是EDID。HDMI源端通过I2C读取显示端的EDID才能确定输出的分辨率、刷新率和色彩空间。FPGA或者单片机侧需要模拟一个EDID否则视频源可能不输出信号。调HDMI输入卡时只要遇到黑屏先别急着检查物理层先看EDID是否被正确识别。3.4 整机与高速互联场景图像采集卡通常不只是接传感器还得把数据传给上位机。于是PCIe、FMC、USB这些后续链路会和前端的MIPI/LVDS/HDMI形成“双链路组合问题”。以STM32H743配合FPGA实现FMC接口通信为例FPGA把MIPI摄像头的数据存到BRAM或者DDR然后转成FMC总线的并行数据交给STM32做协议处理。STM32的FMC作为从端访问FPGA内部的寄存器资源和缓冲区。这里的关键不是接口速度而是地址映射和读写时序的配合。FPGA要严格按照STM32侧FMC时序产生ready信号否则STM32会一直等待超时。整体架构上MDIO和中断信号要留好。如果走PCIe传输那就是另一个量级。Xilinx 7系列的PCIe硬核配合DMA引擎可以把FPGA采集到的视频流以数Gbps的速率推到主机。此时FPGA内部要做异步FIFO跨时钟域、DMA描述符管理和中断控制。这个方向入门成本比FMC高不少但通用性也好很多市面上绝大多数专业图像采集卡都是这个结构。链路一多就要在规划阶段做一张信号拓扑图前端接口速率多少中间存储带宽多少末端输出带宽多少。任何一个环节的带宽低于实际数据率整个采集系统就会丢帧或阻塞。举个例子MIPI输入2.5GbpsPCIe数据通道是PCIe 2.0 x4也就是约1.6Gbps的有效带宽那中间就必须接DDR缓存绝不能直接直通。这种简单的带宽校核能避免大量返工。4. 实操从 FPGA 选型到调通链路4.1 FPGA 资源选型bank、电平、收发器一个都不能少FPGA型号千差万别但选图像采集卡或自己画板时重点就看三个资源。第一bank的电压等级。MIPI和高速LVDS信号通常建议放在HP bank1.2V到1.8V普通LVDS也可以放在HR bank1.8V到3.3V。Xilinx 7系列里有所谓bank501这样的专用配置bank一般不建议拿来当普通差分IO用容易影响配置启动。高云、黑金等国产板卡也会在手册里标明哪些bank适合MIPI选板时优先用标注过的bank。第二普通IO还是高速收发器。LVDS、MIPI D-PHY这类低于2Gbps的差分管脚普通HP IO能对付HDMI 2.0及以上的TMDS信号速率已经到每路6Gbps普通IO根本扛不住必须使用FPGA内部的GTP/GTX这类高速收发器。如果买的板卡没有收发器就老老实实用外置HDMI接收/发送芯片。第三像素吞吐量和内部存储。MIPI 4K30的输入每帧数据约3840×2160×3字节24.9MB如果FPGA只有几十KB BRAM就必须外挂DDR。平时选型时把一帧最大分辨率、帧率、位宽算清楚再去对比板卡上的DDR容量和位宽这也是买卡前最重要的一步。4.2 板级与连接器设计要点物理层做不好再好的FPGA逻辑也白搭。我每次画板都会做一次Checklist这里分享几个高频踩坑点。差分走线阻抗LVDS和MIPI通常按100欧差分阻抗设计HDMI TMDS按100欧V-by-One高速对也建议100欧。走线时要注意差分对内等长成对贴近避免跨越分割参考平面。端接电阻位置FPGA作为接收端时LVDS终端电阻要尽量靠近接收引脚MIPI的端接则可能要走物理层芯片内部外部不再额外加。买开发板时留意终端电阻是集成在PHY内部还是需要外置外置的焊接精度很重要。ESD保护HDMI和MIPI这种裸露接口静电防护绝不能省。但ESD器件的寄生电容会吃掉高速信号余量选器件时重点关注钳位电容最好小于0.5pF。否则高速信号的眼图会明显变差。供电去耦MIPI PHY、HDMI芯片需要的供电电流通常不小DVCC、AVCC都要就近放置足够的去耦电容。HDMI 5V输入要在连接器附近加一个大容量电解电容防止热拔插瞬间电压跌落。板级设计没有绝对答案但记住一个原则信号完整性是靠尺寸、阻抗、电容和层叠一起保证的不要只盯着型号。4.3 配置与初始化流程不同接口的初始化流程差异很大这也是调试时最容易卡壳的地方。MIPI摄像头上电后要做硬件复位、I2C寄存器读写配置、等待传感器稳定然后才切换到HS模式。FPGA侧要准备好接收状态机在LP到HS切换时正确识别起始码。如果你用的是MIPI CSI-2 IPIP核自带PLL配置和字对齐逻辑能让开发少走很多弯路。V-by-One链路主机发送端一开始要做链路训练向接收端发送训练序列双方协商每条lane的速率、极性、静态均衡和相位偏移。这个训练过程通常由转换芯片自动完成用户在FPGA侧只需要给芯片提供一个reset信号和参考时钟即可。选芯片时一定要确认它是否支持自动链路训练遇到需要手动配置隐含寄存器的手工操作就很麻烦。HDMI接收初始化上电后首先是检测5V、检测TMDS信号、读取EDID、解析AVI InfoFrame然后才开始接收视频流。FPGA侧如果是用普通IO接收TMDS可以采用“动态相移”方法去采样先用训练阶段调整时钟锁定后再进入正常运行。这个相移的调整次数会直接影响画面抖动的程度。4.4 常见问题与排查速查表下面这张表是我在调各种接口时整理出来的基本适合所有FPGA图像采集和显示项目。现场问题可能原因排查方向完全没有信号复位时序不对/电平不匹配示波器先看差分对是否有信号再测电平范围是否在接收端容忍范围内画面偏色或色块映射格式不一致SPWG/JEIDA、RGB/YUV对照接口协议检查寄存器里的数据格式配置图像发灰或暗数据位宽/有效位没对齐检查并行总线上高8位和低8位的连接方向行不同步或撕裂行场同步极性反了查规格书中的HSync/VSync极性FPGA里取反即可不用动硬件图像每隔几秒闪烁链路训练失败或CDR失锁看接收端lock信号是否稳定必要时降低lane速率MIPI只有第一帧正常HS/LP状态机丢帧检查HS trail和LP transition时间增加前导时间HDMI黑屏但显示有音频EDID烧录不完整用I2C抓取EDID数据确保包含目标分辨率的DMT/CEA条目LVDS噪点密集时钟和数据之间skew过大用示波器量时钟沿与数据眼图中心位置调整FPGA内部移相排查问题别贪多一次只改一个变量。我见过太多人撸起袖子改寄存器改到后面自己都不知道哪个动作让问题消失了这对后期量产维护是灾难。5. 购买图像采集卡或开发板的选型清单如果你不想从零画板而是直接采购现成的FPGA图像采集卡或开发板那这个清单能帮你在下单前把它研究清楚。很多人在淘宝上看到一块板子写着“支持MIPI/HDMI/LVDS”就以为全能拿到手才发现只是引出了接口IP和参考设计全都得自己写等于买了个寂寞。5.1 看IP和参考设计的完整度图像采集卡最值钱的部分不是那一堆连接器而是配套的IP核和参考设计。采购时一定问清楚MIPI CSI-2 IP是官方加密IP还是自主编写的可用代码HDMI收发有没有完整的例程V-by-One是直接用转换芯片还是FPGA内部解串有没有配套原理图和PCB源文件这三种情况我见过太多买了板卡以后IP授权过期或者只能用于学习无法商用最后整个项目推倒重来。所以下单前尽量确认IP授权范围能提供源码的优先考虑。5.2 看接口速率余量和信号质量很多开发板宣称“支持4K”但实际只能跑4K30而且信号质量烂得一塌糊涂。选型时要把板卡的最高分辨率、刷新率、位深拉到极限去算带宽然后看它有没有留出余量。速率余量至少放到20%因为实际跑起来还有温度、供电、线缆长度等多种损耗。有条件的可以要求卖家提供眼图测试截图。没有测试截图的就问清link training、cdr、FIFO跨时钟域这些细节怎么处理。真正做过高速板的工程师聊到这几个词就藏不住深浅了。5.3 看调试和技术支持能力做图像采集卡调试工具链和厂商支持比想象中重要。选Xilinx平台Vivado里可能有针对性参考设计选高云平台看它的梦势力软件和MIPI PHY方案是否成熟选黑金这类专门做开发板的厂商教程和例程往往很全。不要小看这些“软支持”它能帮你节约至少一个月的研发周期。另外一个实用技巧是看它的原理图可读性。一个成熟的开发板会把bank电压、差分对位置、连接器定义标得清清楚楚至少不会用“这个脚接那个脚”这样含糊的描述。板子和文档同样重要。6. 最后分享一点个人体会做接口选型这些年我最大的感受是不要只看峰值速率要看系统里最弱的一环。MIPI、LVDS、HDMI、V-by-One各有各的道理也各有各的坑。MIPI是移动生态的宠儿但物理层和调度复杂LVDS是稳定可靠的老将但带宽天花板明显HDMI是外部系统对接的万能砖但要提防协议和HDCP的麻烦V-by-One是高清显示的明日之星却往往要以专用芯片为代价。选卡的底层逻辑永远是把分辨率、帧率、色深和距离先算死再倒推物理层和FPGA资源。如果你也是刚起步我的建议是从一块同时带MIPI和LVDS接口的开发板入手先把LVDS的简单链路跑通建立对并行像素时序的感觉再跳去调MIPI感受高速串行链路和时钟恢复的复杂。这条路虽然慢但踩过的坑都能变成自己真正的经验储备。 
长河君 · 2026/9/8 13:29:26 · 阅读 1.2k FPGA图像采集卡选型：MIPI、LVDS、HDMI、V-by-One链路对比与避坑指南
做图像采集卡选型最怕的不是接口多而是每个接口的光鲜参数背后都藏着一套完全不同的物理层逻辑。MIPI、LVDS、HDMI、V-by-One这四种链路我在FPGA项目里都亲手调过老实讲只看规格书选卡十有八九要返工。这篇不讲虚的就围绕FPGA图像采集和传输场景把四条链路到底在传什么、速率怎么算、时序差在哪、FPGA里要用哪些资源把它们接进来一次说清楚。适合正在选型FPGA开发板、做工业相机接口、视频采集卡或者显示链路的工程师新手也能当一份避坑手册用。1. 先给新手的 4 句话总结先说结论后讲原理。我自己做项目时的习惯是任何接口选型问题先用自己的话复述一遍再去看手册这样思路不会糊。第一LVDS是最成熟的老实人。它做的是“并行数据变差分串行”把RGB、行场同步、时钟统统按固定比例串起来只要电平对、极性对基本不会出幺蛾子。缺点是串行速率吃紧面板像素一高就容易到带宽天花板。第二MIPI是移动互联网时代杀出来的主力。它用D-PHY物理层一条lane的极限速率从1Gbps一路提到2.5Gbps甚至更高摄像头模组、手机屏、工业相机小模组几乎都是它。缺点是协议分层多调试起来比LVDS麻烦不少。第三HDMI是消费数码的“万能插座”。TMDS信号带宽大、距离能拉十几米既能接显示器也能做视频采集源FPGA里不一定非用高速收发器但4K往上的分辨率和HDCP加密都是绕不开的坎。第四V-by-One是专门为高分辨率面板设计的后起之秀。它用8b/10b编码加自时钟单对速率能做得很高连线数量比LVDS少一大截现在很多4K电视、医疗屏、工控高刷屏都在用FPGA做这种屏的驱动越来越多。单记这四句话没用还得知道它们各自怎么连到FPGA、需要什么IP核、有哪些坑。下面逐层拆。2. MIPI、LVDS、HDMI、V-by-One 的技术拆解2.1 MIPI差分 lane 上的“移动生态”MIPI不是一个单一协议而是一个联盟。在图像采集和显示领域最常碰到的是两个CSI-2管摄像头输入DSI管显示屏输出。物理层用D-PHY也有更新的C-PHY标准做法是1组时钟lane加1、2或4组数据lane。很多做FPGA的人第一次接触MIPI会懵是因为它有两种工作模式LP模式Low Power和HS模式High Speed。LP模式下信号摆幅接近0到1.2V用来传同步、命令和低速控制HS模式下差分摆幅只有200mV左右速率从几百Mbps起步数据在时钟lane的DDR双边沿采样。FPGA侧要做的事不是直接把这些差分信号拿来当普通IO用而是要先用PHY层把它们解成并行数据总线。举个例子一颗500万像素的摄像头输出RAW10格式帧率30fps。像素时钟需要的总带宽是500 万像素 × 10 bit × 30 fps 1.5 Gbps如果按4条lane、每条1Gbps来配总吞吐4Gbps余量很充足可以稳定跑。但如果你只有2条lane总吞吐就只有2Gbps扣掉MIPI协议里的包头开销、行消隐和帧消隐实际可用带宽会打个八五折左右这时候1.5Gbps就会很紧张必须谨慎压缩或者降帧率。MIPI调试里最常见的问题有三个。一是LP和HS切换的时序也就是HS preamble那几十上百纳秒的建立期抓歪了就会丢第一行数据。二是lane之间skewPCB上四条lane的长度差一旦超过几百mil解出来的数据就可能错位。三是端接电阻要按lane动态切换普通54欧端接在LP模式下会拖慢上升沿。这些都是用FPGA直接接MIPI传感器时最容易翻车的地方。建议新手别硬啃纯逻辑实现先买一块成熟开发板跑通MIPI CSI-2 IP再考虑自己写简化版。2.2 LVDS工业现场经久不衰的低速高可靠方案LVDS的全称是低压差分信号本质是一种电平标准不是一种完整的图像协议。工业上用得最多的是18bit和24bit RGB LVDS典型接法是4对数据lane加1对时钟lane每对数据lane在7个时钟周期内打包6bit RGB数据所以VESA标准里叫“7:1并串转换”。FPGA选型时几乎任何带差分IO的器件都能接LVDS甚至不需要高速收发器。用普通HP或HR bank配上LVDS电平标准把引脚约束成差分对再用OSERDES/ISERDES或者厂商自带的LVDS IP就能完成收发。这也是很多Xilinx 7系列、高云、黑金开发板都能轻松驱动LVDS屏的原因。但“能接”不等于“能选好”。LVDS链路真正的坑在SPWG/JEIDA两种数据映射格式这两种格式把RGB bit重新排列过混在一起会颜色错乱。另外LVDS屏默认连接器有30pin、20pin、40pin不同厂商的引脚定义天差地别拿到屏先找规格书对引脚不要迷信网上通用的转接板资料。至于速率一条LVDS数据lane通常跑在300Mbps到1Gbps之间。以1080p60为例所需的总带宽约1920 × 1080 × 24 bit × 60 fps ≈ 2.99 Gbps4对数据lane每对约750MbpsLVDS还扛得住。但到了4K60需要约11.9Gbps传统LVDS必须把lane数拉到8对甚至更多线束极其臃肿。这也就是V-by-One和MIPI在高端场景逐渐替代LVDS的根本原因。LVDS真正舒服的地方在于长距离和抗干扰。差分工况下一对双绞线拉出去一米两米只要终端匹配做好信号很少受共模噪声影响。很多工业线阵相机、LED显示屏主控用的就是这种方案原因是它简单、稳定坏了也好修。2.3 HDMI采集显示两手抓的“大带宽插座”HDMI对做FPGA的人来说其实有点尴尬。它的物理层TMDS本质上跟LVDS类似也是数据lane加时钟lane的模式但速率高得多。HDMI 1.4的TMDS时钟最高340MHz每通道数据率3.4GbpsHDMI 2.0把时钟提到600MHz每通道6Gbps。到了HDMI 2.1直接改用FRL模式不再使用TMDS时钟变成类似PCIe的高速串行链路习惯上容易混。图像采集场景里FPGA做HDMI输入通常有两种接法。一种是直接接TMDS把HDMI的四对差分三对数据、一对时钟接到FPGA的普通差分IO上再编写逻辑把串行数据解出来。前提是分辨率别太高1080p60的TMDS时钟只有148.5MHz每条数据lane是3.7Gbps。普通FPGA的HR bank跑3.7Gbps已经非常吃力必须上HP bank和精心约束。另一种是前端加一颗HDMI接收芯片比如ADV7611、IT6802等它们把HDMI转成并行视频总线BT.1120或24bit RGB行场时钟然后接到FPGA普通IO上。这种方式可靠很多也不用违约束高速IO开发效率高代价是PCB面积和成本。做HDMI输出FPGA侧要生成满足HDMI规范的TMDS信号。行场消隐、数据岛、前导包这些协议细节在低分辨率下可以自己写但一旦上到4K建议直接买HDMI发送芯片或者用FPGA厂商的高速收发器去发FRL信号。还有一个经常被忽略的参数HDMI供电电流。HDMI接口为源端设备提供5V电源标准要求能输出至少50mA有些设备会拉到100mA以上。PCB布线时5V引脚到电容之间的走线宽度和近端去耦一定要留够否则插上某些显示器要么识别不顺要么图像一闪一闪。2.4 V-by-One电视面板爱用的高分屏“减线大法”V-by-One记住这个名字在FPGA调屏的圈子里越来越常见。它最早是由Thine等公司推出来替代LVDS的专门面向电视面板和显示器面板。核心思路是自时钟、8b/10b编码、多lane合并。传统LVDS必须单独传一对时钟高速下时钟和数据之间的skew会变成大麻烦。V-by-One把时钟信息编码进数据流里接收端用CDR恢复时钟这就允许每条lane跑得很高从1Gbps一直到6Gbps不同版本。同时它支持1到16对lane只通过寄存器配置就能改变lane数量适应从1080p到8K的不同分辨率。FPGA做V-by-One很少直接用逻辑解码原信号。常见做法是FPGA输出并行像素数据、时钟和同步信号接一颗V-by-One发送芯片比如THine THCV241、THCV242或者国产的几款再由芯片将数据转换成多对高速差分信号送到面板或者接收板。反过来V-by-One转LVDS/HDMI的接收芯片也很成熟。这样FPGA内部的逻辑只关心像素层同步不用硬拼CDR。选V-by-One链路时最容易忽略的是面板的lane数和速率要匹配。面板规格书会写类似“支持1 lane / 2 lane / 4 lane每lane上限3Gbps”。你在出发之前的计算逻辑是必需带宽 分辨率宽度 × 分辨率高度 × 帧率 × 色深 bit例如4K60RGB88824bit带宽约 3840×2160×60×24 ≈ 11.93Gbps。若单lane跑3Gbps至少需要4条lane若单lane跑6Gbps2条lane就够了。但注意V-by-One还带一些控制通道和传输包头实际有效载荷率通常要打一个10%的折扣所以稳妥做法是选算出来的lane数再加一对余量。2.5 关键参数对比表把四种链路放在一张表里选型时照着看会清楚很多。参数项LVDSMIPI D-PHYHDMIV-by-One编码方式无编码直接并串无编码有LLP包TMDS 8b/10b8b/10b时钟传输独立时钟对独立时钟lane独立时钟对2.0及之前自时钟内嵌CDR单lane典型速率0.3~1Gbps0.5~2.5Gbps3.4~6Gbps1~6Gbps常用lane/通道数4~8对数据1对时钟1~4数据lanes1时钟3数据对1时钟1~16对合理应用带宽1080p60以下最高可到8K4K120或更高8K60甚至更高FPGA接入难度低普通IO即可中需要PHY和IP中高高分辨率需收发器高建议用转接芯片典型场景LCD屏、LED屏、工业相机手机摄像头、嵌入式显示、工业相机小模组显示器、视频采集、消费电子电视面板、医疗显示屏、高刷新率显示屏这张表只能做参考具体选型还要看驱动能力、电缆长度、接口芯片成本等多方面因素。3. 怎么选按场景对号入座3.1 摄像头/传感器输入场景如果你的输入源是CMOS图像传感器比如OV5640、OV9281、IMX系列这种裸模组接口大概率是MIPI CSI-2因为CMOS工艺迭代就是往MIPI走没别的好选。这时你应该把注意力放在开发板的MIPI PHY实现上而不是纠结传感器要不要改。FPGA做MIPI接收选型时要分清两种方式。一种是FPGA已经有硬核MIPI D-PHY例如部分中高端SoC器件直接用专用接口另一种是FPGA没有硬核只能用普通HP IO硬拼。后者的约束很痛苦每条lane必须在同一个字节组的IO上还需要外部端接电阻和ESD保护管时序上还要满足D-PHY的setup/hold。真心建议直接选带MIPI PHY或成熟MIPI IP的板卡省下三个月调物理层的时间。模拟传感器则相反很多老式工业相机和线阵相机还在用LVDS或者Sub-LVDS。Sub-LVDS其实是LVDS的低摆幅版本电平规范不一样选采集卡时要注意不要用普通LVDS去接Sub-LVDS传感器容易欠驱动或过载。这种情况一般是后端加专用解串器芯片“8位总线LVDS解串器芯片”就是这个路子把LVDS转成并行数据再进FPGA。3.2 屏与显示输出场景显示输出最常用的是LVDS和V-by-One。如果你的目标屏是10寸、12寸、15寸的工控屏LVDS是绝对主力FPGA直接输出并行RGB加转换芯片或直接驱动低分辨率时就行。此时要盯住屏的VESA/JEIDA映射格式、屏的供电和背光控制、以及像素时钟是否和屏规格书一致。很多低成本屏上电时如果像老虎机一样闪多半是PLL锁相不对或者行场极性和屏要求的相反。高分辨率高刷新率屏比如4K60以上的医疗屏、游戏屏用V-by-One的概率很高。FPGA侧建议通过V-by-One发送芯片转接芯片负责串行化和CDRFPGA只负责给出像素总线和两条控制信号。这样调试压力大幅减小而且接口芯片会把lane间skew自动校准好比自己在FPGA里写CDR稳定得多。还有一类场景是HDMI输出接普通显示器或电视。用HDMI发送芯片最省心芯片把并行视频信号编码成TMDSFPGA只需关注像素和行列同步。若直接用FPGA普通IO发送TMDS分辨率高上去之后IO速率不够往往只能被迫降低色深或帧率得不偿失。3.3 外部视频源采集场景需要采集HDMI相机、HDMI采集棒、HDMI输出设备的视频源建议在硬件上做HDMI转并行视频的前端电路。市面上成熟的接收芯片会帮你处理HDCP、EQ均衡、信号检测和EDID这些在FPGA里硬写会占据大量资源且非常容易出错。选择HDMI接收芯片时注意几点支持的最高分辨率1080p、4K30还是4K60、是否带HDCP解密、输出接口是RGB888还是YUV422、以及是否提供行场同步的极性可配置。如果最终数据要送到FPGA做图像处理HDMI芯片输出的并行总线加上时钟直接用IO采集相当于采样一个“自定义LVDS”非常稳。另一个容易忽视的点是EDID。HDMI源端通过I2C读取显示端的EDID才能确定输出的分辨率、刷新率和色彩空间。FPGA或者单片机侧需要模拟一个EDID否则视频源可能不输出信号。调HDMI输入卡时只要遇到黑屏先别急着检查物理层先看EDID是否被正确识别。3.4 整机与高速互联场景图像采集卡通常不只是接传感器还得把数据传给上位机。于是PCIe、FMC、USB这些后续链路会和前端的MIPI/LVDS/HDMI形成“双链路组合问题”。以STM32H743配合FPGA实现FMC接口通信为例FPGA把MIPI摄像头的数据存到BRAM或者DDR然后转成FMC总线的并行数据交给STM32做协议处理。STM32的FMC作为从端访问FPGA内部的寄存器资源和缓冲区。这里的关键不是接口速度而是地址映射和读写时序的配合。FPGA要严格按照STM32侧FMC时序产生ready信号否则STM32会一直等待超时。整体架构上MDIO和中断信号要留好。如果走PCIe传输那就是另一个量级。Xilinx 7系列的PCIe硬核配合DMA引擎可以把FPGA采集到的视频流以数Gbps的速率推到主机。此时FPGA内部要做异步FIFO跨时钟域、DMA描述符管理和中断控制。这个方向入门成本比FMC高不少但通用性也好很多市面上绝大多数专业图像采集卡都是这个结构。链路一多就要在规划阶段做一张信号拓扑图前端接口速率多少中间存储带宽多少末端输出带宽多少。任何一个环节的带宽低于实际数据率整个采集系统就会丢帧或阻塞。举个例子MIPI输入2.5GbpsPCIe数据通道是PCIe 2.0 x4也就是约1.6Gbps的有效带宽那中间就必须接DDR缓存绝不能直接直通。这种简单的带宽校核能避免大量返工。4. 实操从 FPGA 选型到调通链路4.1 FPGA 资源选型bank、电平、收发器一个都不能少FPGA型号千差万别但选图像采集卡或自己画板时重点就看三个资源。第一bank的电压等级。MIPI和高速LVDS信号通常建议放在HP bank1.2V到1.8V普通LVDS也可以放在HR bank1.8V到3.3V。Xilinx 7系列里有所谓bank501这样的专用配置bank一般不建议拿来当普通差分IO用容易影响配置启动。高云、黑金等国产板卡也会在手册里标明哪些bank适合MIPI选板时优先用标注过的bank。第二普通IO还是高速收发器。LVDS、MIPI D-PHY这类低于2Gbps的差分管脚普通HP IO能对付HDMI 2.0及以上的TMDS信号速率已经到每路6Gbps普通IO根本扛不住必须使用FPGA内部的GTP/GTX这类高速收发器。如果买的板卡没有收发器就老老实实用外置HDMI接收/发送芯片。第三像素吞吐量和内部存储。MIPI 4K30的输入每帧数据约3840×2160×3字节24.9MB如果FPGA只有几十KB BRAM就必须外挂DDR。平时选型时把一帧最大分辨率、帧率、位宽算清楚再去对比板卡上的DDR容量和位宽这也是买卡前最重要的一步。4.2 板级与连接器设计要点物理层做不好再好的FPGA逻辑也白搭。我每次画板都会做一次Checklist这里分享几个高频踩坑点。差分走线阻抗LVDS和MIPI通常按100欧差分阻抗设计HDMI TMDS按100欧V-by-One高速对也建议100欧。走线时要注意差分对内等长成对贴近避免跨越分割参考平面。端接电阻位置FPGA作为接收端时LVDS终端电阻要尽量靠近接收引脚MIPI的端接则可能要走物理层芯片内部外部不再额外加。买开发板时留意终端电阻是集成在PHY内部还是需要外置外置的焊接精度很重要。ESD保护HDMI和MIPI这种裸露接口静电防护绝不能省。但ESD器件的寄生电容会吃掉高速信号余量选器件时重点关注钳位电容最好小于0.5pF。否则高速信号的眼图会明显变差。供电去耦MIPI PHY、HDMI芯片需要的供电电流通常不小DVCC、AVCC都要就近放置足够的去耦电容。HDMI 5V输入要在连接器附近加一个大容量电解电容防止热拔插瞬间电压跌落。板级设计没有绝对答案但记住一个原则信号完整性是靠尺寸、阻抗、电容和层叠一起保证的不要只盯着型号。4.3 配置与初始化流程不同接口的初始化流程差异很大这也是调试时最容易卡壳的地方。MIPI摄像头上电后要做硬件复位、I2C寄存器读写配置、等待传感器稳定然后才切换到HS模式。FPGA侧要准备好接收状态机在LP到HS切换时正确识别起始码。如果你用的是MIPI CSI-2 IPIP核自带PLL配置和字对齐逻辑能让开发少走很多弯路。V-by-One链路主机发送端一开始要做链路训练向接收端发送训练序列双方协商每条lane的速率、极性、静态均衡和相位偏移。这个训练过程通常由转换芯片自动完成用户在FPGA侧只需要给芯片提供一个reset信号和参考时钟即可。选芯片时一定要确认它是否支持自动链路训练遇到需要手动配置隐含寄存器的手工操作就很麻烦。HDMI接收初始化上电后首先是检测5V、检测TMDS信号、读取EDID、解析AVI InfoFrame然后才开始接收视频流。FPGA侧如果是用普通IO接收TMDS可以采用“动态相移”方法去采样先用训练阶段调整时钟锁定后再进入正常运行。这个相移的调整次数会直接影响画面抖动的程度。4.4 常见问题与排查速查表下面这张表是我在调各种接口时整理出来的基本适合所有FPGA图像采集和显示项目。现场问题可能原因排查方向完全没有信号复位时序不对/电平不匹配示波器先看差分对是否有信号再测电平范围是否在接收端容忍范围内画面偏色或色块映射格式不一致SPWG/JEIDA、RGB/YUV对照接口协议检查寄存器里的数据格式配置图像发灰或暗数据位宽/有效位没对齐检查并行总线上高8位和低8位的连接方向行不同步或撕裂行场同步极性反了查规格书中的HSync/VSync极性FPGA里取反即可不用动硬件图像每隔几秒闪烁链路训练失败或CDR失锁看接收端lock信号是否稳定必要时降低lane速率MIPI只有第一帧正常HS/LP状态机丢帧检查HS trail和LP transition时间增加前导时间HDMI黑屏但显示有音频EDID烧录不完整用I2C抓取EDID数据确保包含目标分辨率的DMT/CEA条目LVDS噪点密集时钟和数据之间skew过大用示波器量时钟沿与数据眼图中心位置调整FPGA内部移相排查问题别贪多一次只改一个变量。我见过太多人撸起袖子改寄存器改到后面自己都不知道哪个动作让问题消失了这对后期量产维护是灾难。5. 购买图像采集卡或开发板的选型清单如果你不想从零画板而是直接采购现成的FPGA图像采集卡或开发板那这个清单能帮你在下单前把它研究清楚。很多人在淘宝上看到一块板子写着“支持MIPI/HDMI/LVDS”就以为全能拿到手才发现只是引出了接口IP和参考设计全都得自己写等于买了个寂寞。5.1 看IP和参考设计的完整度图像采集卡最值钱的部分不是那一堆连接器而是配套的IP核和参考设计。采购时一定问清楚MIPI CSI-2 IP是官方加密IP还是自主编写的可用代码HDMI收发有没有完整的例程V-by-One是直接用转换芯片还是FPGA内部解串有没有配套原理图和PCB源文件这三种情况我见过太多买了板卡以后IP授权过期或者只能用于学习无法商用最后整个项目推倒重来。所以下单前尽量确认IP授权范围能提供源码的优先考虑。5.2 看接口速率余量和信号质量很多开发板宣称“支持4K”但实际只能跑4K30而且信号质量烂得一塌糊涂。选型时要把板卡的最高分辨率、刷新率、位深拉到极限去算带宽然后看它有没有留出余量。速率余量至少放到20%因为实际跑起来还有温度、供电、线缆长度等多种损耗。有条件的可以要求卖家提供眼图测试截图。没有测试截图的就问清link training、cdr、FIFO跨时钟域这些细节怎么处理。真正做过高速板的工程师聊到这几个词就藏不住深浅了。5.3 看调试和技术支持能力做图像采集卡调试工具链和厂商支持比想象中重要。选Xilinx平台Vivado里可能有针对性参考设计选高云平台看它的梦势力软件和MIPI PHY方案是否成熟选黑金这类专门做开发板的厂商教程和例程往往很全。不要小看这些“软支持”它能帮你节约至少一个月的研发周期。另外一个实用技巧是看它的原理图可读性。一个成熟的开发板会把bank电压、差分对位置、连接器定义标得清清楚楚至少不会用“这个脚接那个脚”这样含糊的描述。板子和文档同样重要。6. 最后分享一点个人体会做接口选型这些年我最大的感受是不要只看峰值速率要看系统里最弱的一环。MIPI、LVDS、HDMI、V-by-One各有各的道理也各有各的坑。MIPI是移动生态的宠儿但物理层和调度复杂LVDS是稳定可靠的老将但带宽天花板明显HDMI是外部系统对接的万能砖但要提防协议和HDCP的麻烦V-by-One是高清显示的明日之星却往往要以专用芯片为代价。选卡的底层逻辑永远是把分辨率、帧率、色深和距离先算死再倒推物理层和FPGA资源。如果你也是刚起步我的建议是从一块同时带MIPI和LVDS接口的开发板入手先把LVDS的简单链路跑通建立对并行像素时序的感觉再跳去调MIPI感受高速串行链路和时钟恢复的复杂。这条路虽然慢但踩过的坑都能变成自己真正的经验储备。