FIFO使用中需要注意的若干问题
文章目录
- FIFO使用中需要注意的若干问题
- 前言
- 场景1：包数据FIFO设计之冗余法
- 场景2、FIFO数据传输之流控
- 总结
前言
场景1：包数据FIFO设计之冗余法
场景：类似图像、文字等码流数据是不需要重复被访问的，因此使用FIFO进行缓存（如果需要被存储，一般不会放在FPGA内部）。此时，FIFO的数据消失性对设计没有影响。但是对于fifo来说，如果时钟频率提高，需要满足建立和保持时间，那么就需要对fifo接口进行缓存，以截断前、后组合逻辑布线延迟和FIFO接口时序之间的相互影响。写时序因为数据和写使能是同步输入给FIFO的，所以没有影响，但是，读时序，读出数据就会延迟3个时钟周期，如下图所示
- FIFO数据消失性：读了数据就没有了，或者理解为指针指向变了，数据虽然有，但是下次读取的时候，数据其实是读不到的。
FIFO数据有两种，定长读取，非定长读取。
**对于数据包来说，会有影响。**对于一般数据来说，无所谓，非空即读就行
