MPS---MPQ86960芯片layout设计总结

MPQ86960 是一款内置功率 MOSFET 和栅极驱动的单片半桥。它可以在宽输入电压 (VIN) 范围内实现高达 50A 的连续输出电流 (IOUT)，通过集成MOSFET 和驱动可优化死区时间 (DT) 并降低寄生电感，从而实现高效率。

MPQ86960 兼容三态输出控制器，另外提供通用电流采样和温度采样功能。该器件是注重高效率与小尺寸的自动驾驶应用理想之选。而且MPQ86960是一个Drmos，一般需要搭配MPQ2967这种控制器使用。本期内容主要讲解的是MPQ86960的layout的注意事项，关于这两者之前如何搭配使用可以去MPS的官网上搜下即可。

单片 DrMOS 功率级应用于汽车 SoC 时的优势

MPQ86960 采用 LGA-38 (5mmx6mm) 封装。

1，原理图的设计：

2，封装设计：

3，Layout设计需要注意点：

A, 输入滤波电容摆放在VIN和GND管脚附近，尽量保持和芯片在同一层放置（容值小的MLCC电容）

1，Place the input MLCC capacitors as close tothe VIN and PGND pins as possible，

2，Place the major MLCC capacitors on thesame layer as the Intelli-Phase™.（若是输入的电容有很多的话，板子布局的空间还不够，可以把预留的电容或者的大电容放置在背面（前提是大容值的放置在背面要满足板子的结构限高要求的，小容值的尽量保持和电源芯片在同一面）。

B, BST回路尽量短，器件尽量放置在和芯片同一面，在单板有布局空间的前提下，布线线宽10MIL以上。（Place the BST capacitor as close to the BST and PHASE pins as possible，Route the BST path with a trace width that is at least 10mil. ）

C,最大化VIN和PGND铜平面，以最小化寄生阻抗。在PGND平面附近放置尽可能多的PGND过孔，以最大限度地减少寄生阻抗和热阻。这个很重要的，我们的电源芯片一般芯片内核到PCB的热阻往往都是小于到封装表面的热阻的，这也就是意味着一般电源芯片的大部分热量是通过芯片PIN脚导入PCB后散热的。但是VIA不建议打的太密集了，可以通过热仿真来验证多少孔合适。

一般是通过VIN脚，SW脚，PGND脚这三个地方是将热量传递到PCB上的最有效果的引脚，原因是它们是直接联至上管和下管的MOSFET。电感部分也是可以作为一个有效的散热器的，一般要求电感尽量靠近SW管脚放置，但是这个开关节点区域的铜皮也不宜过大的，之前的文章也有讲过这个点。对于我们这颗MPQ86960来说散热性能是很重要的，毕竟输出的负责电流很大50Amax，而且要求单板的设计总的层面最后是在10层板以上，其中GND层面尽量在五层以上最好的，感兴趣的可以去MPS的官网的论坛上搜下。

VIN脚，SW脚，PGND脚这三个地方PCB设计如下：

这个是比较理想的情况下的布局布线，若是空间很小，可以适当去优化一下铜皮，但是尽量保证VIN脚，SW脚，PGND脚这三个地方铜皮不要被分割的太少了，除非你的电源工程师同事通过热仿真的结果告诉你这些优化一些后也是可以的，否则自己不可轻易删除太多了，毕竟这些区域是芯片主要散热的路径。

D，Place the VDD5 decoupling capacitor close to the VDD5 pin。

E，Place the VDD3 decoupling capacitor close to the VDD33 pin。Place the VDRV33 decoupling capacitor close to the VDRV33 pin。Ensure the that the VDRV33 capacitance exceeds the bootstrap (BST) capacitance. For example, use a 1µF capacitor for the VDRV33 pin and a 0.22µF capacitor for the BST pin。

F,AGND的处理，单点接地的做法，直接和VDD33上的下拉电阻的GND相接后再去打孔到主GND面上，不要和PGND接上再去打孔。（Connect AGND and PGND at the point of the VDD33 capacitor’s ground connection. ）

G,IOUT 管脚的处理，这个是相对来说比较重要的一个信号了，走线加粗10MIL以上，走线尽量短一些，尽量远离其他噪声敏感干扰信号，手册要求是间距在1MM以上最好，这个看实际情况而定吧，有布线空间的话还是尽量保证，没有空间的话也要尽量拉开间距，尤其是其走线和那些噪声信号在同层的时候尽量拉开间距，手册上要求的是和那些噪声信号尽量中间隔一个GND层布线，（Route the IOUT signal with a 10mil trace width， Route the IOUT signal trace away from high-current paths, such as SW and PWM，Keep a 40mil distance between IOUT and any noisy signals，Route the IOUT signal and the noisy signals in two different layers，Place a solid GND layer between these layers）