各位同学大家好，欢迎继续做客电子工程学习圈，今天我们继续来讲这本书，硬件系统工程师宝典。
上篇我们说到了对时序有要求的系统中如何正确使用蛇形走线，可以增加信号的延时，符合系统的时序要求。今天来说说电容去耦的一些布局技巧。
PCB设计与电源完整性
在PCB设计时，我们需要考虑电源完整性，作者说主要从电容的去耦特性和电源/地平面的去耦入手。电容的去耦要考虑去耦半径的问题，就是说小封装小电容，比如陶瓷电容要尽量靠近去耦的电源引脚放置，即去耦半径小。反之，大封装大电容，比如钽电容布局时，由于去耦半径大，可以对较大区域的电源进行有效去耦。同时，无论大小去耦电容，在PCB布局时，要均匀布置在IC的周边，使噪声流向地平面的阻抗低，保证有效的去耦。
SOP或QFP器件的去耦
高频去耦电容针对密间距的SOP或QFP器件进行去耦，如下图所示：
高密度去耦电容布局
该布局方式布局的空间少，最常用，但板厚会对电流的回流路径有影响当高频去耦电容的布局空间较大，器件密度不高时，可以采用如下图所示布局。
器件密度不大时的电容布局
该布局方式可以使器件和电容在同一面，电流的回流路径短，电流先经过电容再到芯片，电容的去耦效果好。作者举例了两种不可取的布局方式，我们在布局时需要避免。
不可取的电容布局
这两种布局方式都增加了电源和地之间的路径长度，增加了回路电感，是不可取的。
BGA类封装IC的去耦
BGA类器件布局滤波电容时，一般都直接将滤波电容布置在BGA贴片的另一面。
1.当引脚间距较大时，去耦电容布局在BGA相邻焊盘的对称中心，如下图所示：
去耦电容布置在焊盘中间
2.当空间不足时，不能保证每个关键电源网络的引脚都有一个去耦电容，可让两个电源引脚共用一个去耦电容，如下图所示：
电源引脚共用滤波电容
3.在进行去耦电容布线时，电源和地引脚不能都最短时，一般优先保证地引脚路径最短，如下图所示：
地引脚优先路径最短布线
钽电容的去耦布局
1.钽电容作为储能电容，要均匀布置在IC的四周
2.进行钽电容布线时，由于钽电容焊盘较大，一般会采用多个过孔分别与电源网络和地网络相连。
3.钽电容的焊盘扇出方式如下图所示，采用多个过孔连接，增大电流的通过面积，保证钽电容作为储能电容的正常工作。若空间允许，应尽可能采用铺铜的方式连接钽电容的焊盘和过孔。
一般钽电容焊盘扇出处理
另外，整理了一些电子工程类的资料，分享给大家，目前有模拟电路、单片机、C语言、PCB设计、电源相关、FPGA、EMC、物联网、Linux相关学习资料，还有针对大学生的资料包，后续还会有更多资料分享给大家，助力大家学习，成就梦想~
关注同名公众号领取资料~
链接也可在往期文章中找（在文章的最后有链接）~
模拟电路设计的九个级别，你是模电几段？
