系列文章目录

PCIe扫盲（一）
PCIe扫盲（二）
PCIe扫盲（三）
PCIe扫盲（四）
PCIe扫盲（五）

---

---

TLP Header详解（一）

  事务层包（TLP）的一般格式如下图所示：

   前面的文章介绍过，TLP Header 为 3DW 或者 4DW ， Data Payload为 1-1024DW，最后的 TLP Digest（ECRC）是可选的，为 1DW。

   TLP Header 在整个 TLP 的位置如下图所示，需要注意的是，TLP Header 的格式和内容都会随着 TLP 的类型和路由方式的改变而改变。

   TLP 的类型和路由方式由 Fmt 和 Type 所决定，这在前面关于 TLP 路由的文章中已经详细的介绍过。上图显示的是各种不同格式的 TLP Header 的相同的部分。

   每一个 Field 的作用与意义如下表所示：

Byte Enable

   下面分别详细地介绍一下 Byte Enable，在 PCIe 中 Data Payload 的单位是 DW，也就是说数据大小（地址）需要以 DW 作为对齐。但是很多情况下，数据的大小并不是 DW 的整数倍，因此 PCIe 引入了 Byte Enable 来解决这一问题。使用 Byte Enable 需要遵循一下原则：

• Byte Enable 为高电平有效，低电平（0）表示 Data Payload 的对应 Byte 将被认为是无效的，即不被 Completer 使用。

• 如果有效数据小于 1DW，则 Last DW Byte Enable 应全部为 0 。

• 如果 Data Payload 大于 1DW，则 First DW Byte Enable 至少有一位是有效的。

• 如果 Data Payload 大于或等于 3DW，则 First DW Byte Enable 和 Last DW Byte Enable 当中的有效位必须是连续的。即这种情况下，Byte Enable 只能用于调整起始地址和结束地址。

• 如果 Data Payload 等于 1DW，则 First DW Byte Enable 中的有效位可以是不连续的。

• 如果 Data Payload 等于 2DW，则 First DW Byte Enable 和 Last DW Byte Enable 中的有效位都可以是不连续的。

• 写请求中的 DW 等于 1，但是 First DW Byte Enable 中没有任何一位是有效的，也是允许的，但是这样的请求对于 Completer 没有任何作用。

• 如果读请求 DW 等于 1，但是 First DW Byte Enable 中没有任何一位是有效的，此时 Completer 会返回 1DW 的 Data Payload，只是其中的数据都是无效的。这一方式常备用于 Flush Mechanism。

   一个简单的 Byte Enable 使用的例子，如下图所示：

Data Payload

   关于 TLP 的 Data Payload 有：

• Data Payload 的大小由 TLP Header 中的 Length 决定。

• Data Payload 的数据采用的是 Little Endian，即低字节存放于低地址中。

• Data Payload 的大小并不是有效的数据的大小，有效数据的大小是由 Data Payload 和 Byte Enable 共同决定的。

• 当 TLP 类型为 Message 时，Length 一般是保留的（Reserved），除非该 Message 是带有数据的（MsgD）。

• TLP 的 Data Payload 大小不得超过 Max_Payload_Size 的值，该值位于 Device Control Register 中。对于比较大的数据量，因此只能分多次进行发送。对于读请求来说，并没有 Data Payload，也就是说该规则并不适用于读请求。

• 需要特别注意的是，起始地址和结束地址之间不能够跨越 4KB 的地址边界。

TLP Header详解（二）

   下面用几个具体的例子来讲解 TLP Header 的格式与作用。因为内容较多，所以分为多篇文章分别进行介绍。第一篇（即本文）介绍 IO Request、Memory Request 和 Configuration Request 。第二篇文章（即 TLP Header 详解三）介绍 Completion ，第三篇文章（即 TLP Header 详解四）介绍 Message Request 。

IO Request

   IO Request 的 TLP Header 的格式如下图所示：

Memory Request

   Memory Request 的 TLP Header 的格式如下图所示：

   注：TLP Prefix、ID Based Ordering（IDO）和 TLP Processing Hints（TH）均为 PCIe Spec V2.1 提出的。

Configuration Request

   Configuration Request 的 TLP Header 的格式如下图所示：

   补充说明：关于 Byte Enable 的规则和一个简单的例子如下：

TLP Header详解（三）

Completions

   Completions 的 TLP Header 的格式如下图所示：

   这里来解释一下 Completion Status Codes

• 000b (SC) Successful Completion：表示请求（Request）被正确的处理；

• 001b (UR) Unsupported Request：表示请求是非法的或者不能被 Completer 所识别的。在 PCIe V1.1 以及之后的版本将这作为 Advisory Non-Fatal Error ；

• 010b (CRS) Configuration Request Retry Status：Completer 暂时不能响应的配置请求，需要 Requester 稍后再次尝试；

• 100b (CA) Completer Abort：Completer 可以响应该请求，但是却发生了其他的错误，该错误是 Uncorrectable Error 。

   关于 CplD ，需要注意的是：

• 前面的文章中多次提到，一个读请求可能会对应多个 CplD（因为 4KB 的地址边界问题，以及 RCB 的限制），但是返回的总的数据量应当与请求的数据量保持一致，否则可能会出现 Completion Timeout 的错误；

• 一个 Completion 只能对应于一个 Request；

• IO 和 Configuration 读请求由于一直都是 1DW，因此其一直都只对应一个 Completion；

• 当 Completion 中的状态码（Status Codes）为 SC（Successful）之外的状态，则一次传输（事务，Transaction）被终止；

• 在处理一个请求多个 CplD 时，应当注意 Read Completion Boundary（RCB），RCB 的值可以是 64Bytes 或者 128Bytes ；

• Bridge 和 Endpoint 应设计为 RCB 的大小是可以通过软件修改或控制的；

• 在处理一个请求多个 CplD 时，应注意先发送的时低地址的数据，后发送高地址数据。

   Requester 接受到 Completion 的处理规则：

• 如果 Requester 接收到的 Completion 与自己之前发送的 Request 不一致，则会报错；

• 当 Completion 中的状态码不是 SC 或者 CRS 的话，则会报错，并且相关的 Buff 都会被清空；

• 当任何非配置请求的 Completion 中的状态码为 CRS 时，都会被认为是非法的，并被认为是 Malformed TLP；

TLP Header详解（四）

Message

  PCIe 中的 Message 主要是为了替代 PCI 中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的 Message 请求采用的都是 4DW 的 TLP Header，但是并不是所有的空间都被利用上了，例如有的 Message 就没有使用 Byte8 到 Byte15 的空间。

  Message 请求的 TLP Header 格式如下图所示：

  上面的表格中提到了，Message 主要有九个类型：

1. INTx Interrupt Signaling

2. Power Management

3. Error Signaling

4. Locked Transaction Support

5. Slot Power Limit Support

6. Vendor‐Defined Messages

7. Ignored Messages (related to Hot‐Plug support in spec revision 1.1)

8. Latency Tolerance Reporting (LTR)

9. Optimized Buffer Flush and Fill (OBFF)

  下面将分别进行介绍一下，

INTx Interrupt Messages（中断消息）

  PCI 2.3 提出了 MSI（Message Signaled Interrupt），但是早期的 PCI 并不支持这一功能，PCIe 为此定义了一种 Virtual Wire 来模拟 PCI 的中断引脚（INTA-INTD）。如下图所示：

INTx Message 的使用规则如下：

• They have no data payload and so the Length field is reserved.

• They’re only issued by Upstream Ports. Checking this rule for received packets is optional but, if checked, violations will be handled as Malformed TLPs.

• They are required to use the default traffic class TC0. Receivers must check for this and violations will be handled as Malformed TLPs.

• Components at both ends of the Link must track the current state of the four virtual interrupts. If the logical state of one interrupt changes at the Upstream Port, it must send the appropriate INTx message.

• INTx signaling is disabled when the Interrupt Disable bit of the Command Register is set = 1 (as would be the case for physical interrupt lines).

• If any virtual INTx signals are active when the Interrupt Disable bit is set in the device, the Upstream Port must send corresponding Deassert_INTx messages.

• Switches must track the state of the four INTx signals independently for each Downstream Port and combine the states for the Upstream Port.

• The Root Complex must track the state of the four INTx lines independently and convert them into system interrupts in an implementation‐specific way.

• They use the routing type “Local‐Terminate at Receiver” to allow a Switch to remap the designated interrupt pin when. Consequently, the Requester ID in an INTx message may be assigned by the last transmitter.

Power Management Messages（电源管理消息）

  Power Management Messages 使用规则如下：

• Power Management Messages don’t have a data payload, so the Length field is reserved.

• They are required to use the default traffic class TC0. Receivers must check for this and handle violations as Malformed TLPs.

• PM_Active_State_Nak is sent from a Downstream Port after it observes a request from the Link neighbor to change the Link power state to L1 but it has chosen not to do so (Local ‐ Terminate at Receiver routing).

• PM_PME is sent upstream by the component requesting a Power Management Event (Implicitly Routed to the Root Complex).

• PM_Turn_Off is sent downstream to all endpoints (Implicitly Broadcast from the Root Complex routing).

• PME_TO_Ack is sent upstream by endpoints. For switches with multiple Downstream Ports, this message won’t be forwarded upstream until all Downstream Ports have received it (Gather and Route to the Root Complex routing).

Error Messages（错误消息）

  Error Message 使用规则如下：

• They are required to use the default traffic class TC0. Receivers must check for this and handle violations as Malformed TLPs.

• They don’t have a data payload, so the Length field is reserved.

• The Root Complex converts Error Messages into system‐specific events.

Locked Transaction Support

  Unlock Message 使用规则：

• They are required to use the default traffic class TC0. Receivers must check for this and handle violations as Malformed TLPs.

• They don’t have a data payload, and the Length field is reserved.

Set Slot Power Limit Message

  Set_Slot_Power_Limit Message 使用规则：

• They’re required to use the default traffic class TC0. Receivers must check for this and handle violations as Malformed TLPs.

• The data payload is 1 DW and so the Length field is set to one. Only the lower 10 bits of the 32‐bit data payload are used for slot power scaling; the upper payload bits must be set to zero.

• This message is sent automatically anytime the Data Link Layer transitions to DL_Up status or if a configuration write to the Slot Capabilities Register occurs while the Data Link Layer is already reporting DL_Up status.

• If the card in the slot already consumes less power than the power limit specified, it’s allowed to ignore the Message.

Vendor‐Defined Message 0 and 1

  厂商自定义 Message 使用规则：

• A data payload may or may not be included with either type.

• Messages are distinguished by the Vendor ID field.

• Attribute bits [2] and [1:0] are not reserved.

• If the Receiver doesn’t recognize the Message:

  • Type 1 Messages are silently discarded

  • Type 0 Messages are treated as an Unsupported Request error condition

Ignored Messages

  Hot Plug Message 使用规则：

• They are driven by a Downstream Port to the card in the slot.

• The Attention Button Message is driven upstream by a slot device.

Latency Tolerance Reporting Message

  LTR Message 使用规则：

• They are required to use the default traffic class TC0. Receivers must check for this and handle violations as Malformed TLPs.

• They do not have a data payload, and the Length field is reserved.

Optimized Buffer Flush and Fill Messages

  OBFF Message 使用规则：

• They are required to use the default traffic class TC0. Receivers must check for this and handle violations as Malformed TLPs.

• They do not have a data payload, and the Length field is reserved.

• The Requester ID must be set to the Transmitting Port’s ID.

转载链接

1. TLP Header详解（一）
2. TLP Header详解（二）
3. TLP Header详解（三）
4. TLP Header详解（四）

  
 

☆