步骤3：定义附加物理
约束条件
在此步骤中，您将定义设计的其他物理约束，例如
PACKAGE_PIN和禁止约束。
1.选择布局→I/O规划，从布局选择器打开I/O规划视图布局
在工具栏菜单中。
I/O规划视图布局显示包窗口以及I/O端口和
封装引脚窗口，便于规划设计的I/O端口分配。
为了本教程的目的，假设PCB布局已经完成，因此
FPGA封装上的某些引脚不可访问。您可以禁止Vivado工具
在放置和布线过程中使用这些引脚（假设您尚未指定所有
您的I/O任务）。
2.在Package窗口中选择AA8引脚。

提示：使用“包”窗口边缘的X和Y轴值来帮助您在
包裹。您可能需要放大或放大“包”窗口以使值可见。
3.选中引脚后，单击鼠标右键并选择“设置禁止”。

当您取消选择引脚时，请注意该站点现在有一个带对角线的红色圆圈
通过它，表明它不可用。
4.查看Tcl控制台，查看Vivado IDE生成的Tcl命令。